リング型ローカルエリアネットワークにおける高速化と信頼性向上に関する研究 リングガタ ローカル エリア ネットワーク ニオケル コウソクカ ト シンライセイ コウジョウ ニカンスル ケンキュウ

この論文をさがす

著者

    • 不破, 泰, 1958- フワ, ヤスシ

書誌事項

タイトル

リング型ローカルエリアネットワークにおける高速化と信頼性向上に関する研究

タイトル別名

リングガタ ローカル エリア ネットワーク ニオケル コウソクカ ト シンライセイ コウジョウ ニカンスル ケンキュウ

著者名

不破, 泰, 1958-

著者別名

フワ, ヤスシ

学位授与大学

名古屋工業大学

取得学位

工学博士

学位授与番号

乙第41号

学位授与年月日

1992-06-04

注記・抄録

博士論文

乙第041号 主査:川口 喜三夫

目次

  1. 目次 / p1 (0003.jp2)
  2. 序論 / p1 (0005.jp2)
  3. 第1部 キャンパスネットワークS-net / p6 (0008.jp2)
  4. 第1章 信州大学キャンパスネットワークS-netの構築と評価 / p6 (0008.jp2)
  5. 1.1 序 / p6 (0008.jp2)
  6. 1.2 S-netの設計 / p8 (0009.jp2)
  7. 1.3 実現方式 / p14 (0012.jp2)
  8. 1.4 構築と運用 / p19 (0014.jp2)
  9. 1.5 評価 / p26 (0018.jp2)
  10. 1.6 今後のS-netの改良 / p33 (0021.jp2)
  11. 1.7 結語 / p36 (0023.jp2)
  12. 第2部 高速化に適したリング型ネットワークのMACプロトコル / p37 (0023.jp2)
  13. 第2章 課題と諸仮定 / p37 (0023.jp2)
  14. 2.1 課題 / p37 (0023.jp2)
  15. 2.2 諸仮定 / p40 (0025.jp2)
  16. 第3章 RISリングの性能解析 / p41 (0025.jp2)
  17. 3.1 RISリング / p41 (0025.jp2)
  18. 3.2 M≤aの場合のモデル化 / p45 (0027.jp2)
  19. 3.3 M>aの場合のモデル化 / p52 (0031.jp2)
  20. 3.4モデルの解析 / p56 (0033.jp2)
  21. 3.5 数値例 / p64 (0037.jp2)
  22. 付録A 式(3-3)の導出 / p70 (0040.jp2)
  23. 第4章 トークンリングの性能解析 / p73 (0041.jp2)
  24. 4.1 トークンリング / p73 (0041.jp2)
  25. 4.2トークンリングのモデル化 / p74 (0042.jp2)
  26. 4.3 トークンリングの解析 / p81 (0045.jp2)
  27. 4.4 数値例 / p87 (0048.jp2)
  28. 付録B 厳密解析との比較 / p89 (0049.jp2)
  29. 第5章 スロットリングの性能解析 / p92 (0051.jp2)
  30. 5.1 スロットリング / p92 (0051.jp2)
  31. 5.2 モデル化 / p95 (0052.jp2)
  32. 5.3モデルの解析 / p105 (0057.jp2)
  33. 5.4 数値例 / p109 (0059.jp2)
  34. 第6章 レジスタ挿入リングの性能解析 / p116 (0063.jp2)
  35. 6.1 レジスタ挿入リング / p116 (0063.jp2)
  36. 6.2 モデル化 / p117 (0063.jp2)
  37. 6.3 モデルの解析 / p123 (0066.jp2)
  38. 6.4 数値例 / p129 (0069.jp2)
  39. 第7章 MACプロトコルの適用領域 / p133 (0071.jp2)
  40. 7.1 数値例 / p133 (0071.jp2)
  41. 7.2 性能比較と結語 / p137 (0073.jp2)
  42. 第3部 リング型ネットワークの信頼性向上 / p139 (0074.jp2)
  43. 第8章 リング型ネットワークにおけるノードのハングアップ検出と復旧法 / p139 (0074.jp2)
  44. 8.1 序 / p139 (0074.jp2)
  45. 8.2 S-netにおける障害 / p141 (0075.jp2)
  46. 8.3 リング型ネットワークにおけるノードのモデル化 / p143 (0076.jp2)
  47. 8.4 提案する障害対策 / p144 (0077.jp2)
  48. 8.5 報告機能 / p155 (0082.jp2)
  49. 8.6 評価 / p156 (0083.jp2)
  50. 8.7 結語 / p160 (0085.jp2)
  51. 付録C 2箇所以上のモジュールが同時にハングアップしたときの安定性 / p161 (0085.jp2)
  52. 第9章 ウォッチドッグタイマの有効性に関する統計的考察 / p164 (0087.jp2)
  53. 9.1 序 / p164 (0087.jp2)
  54. 9.2 CPU暴走の種類と原因 / p165 (0087.jp2)
  55. 9.3 従来のウォッチドッグタイマと問題点 / p167 (0088.jp2)
  56. 9.4 WDTの暴走検出能力と暴走時のCPUの動作 / p171 (0090.jp2)
  57. 9.5 暴走検出能力の高いWDT / p180 (0095.jp2)
  58. 9.6 考察 / p183 (0096.jp2)
  59. 9.7 結語 / p183 (0096.jp2)
  60. 付録D 暴走時のプログラムカウンタ値 / p184 (0097.jp2)
  61. 結論 / p187 (0098.jp2)
  62. 謝辞 / p192 (0101.jp2)
  63. 参考文献 / p193 (0101.jp2)
  64. 研究業績 / p197 (0103.jp2)
  65. 付記研究業績と本論文との関係 / p200 (0105.jp2)
0アクセス

各種コード

  • NII論文ID(NAID)
    500000086347
  • NII著者ID(NRID)
    • 8000000979046
  • DOI(NDL)
  • 本文言語コード
    • jpn
  • NDL書誌ID
    • 000000250661
  • データ提供元
    • 機関リポジトリ
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ