AlGaAs/GaAsヘテロ構造FET高性能化の研究 eierujieieiesu jieieiesu hetero kozo efuiti koseinoka no kenkyu

Search this Article

Author

    • 平野, 真 ヒラノ, マコト

Bibliographic Information

Title

AlGaAs/GaAsヘテロ構造FET高性能化の研究

Other Title

eierujieieiesu jieieiesu hetero kozo efuiti koseinoka no kenkyu

Author

平野, 真

Author(Another name)

ヒラノ, マコト

University

早稲田大学

Types of degree

工学博士

Grant ID

乙第867号

Degree year

1991-12-05

Note and Description

博士論文

制度:新 ; 文部省報告番号:乙867号 ; 学位の種類:博士(工学) ; 授与年月日:1991/12/5 ; 早大学位記番号:新1762 ; 理工学図書館請求番号:1504

本文PDFは平成22年度国立国会図書館の学位論文(博士)のデジタル化実施により作成された画像ファイルをPDFに変換したものである。

text

Table of Contents

  1. 目次 / p1 (0003.jp2)
  2. 第1章 序論 / p1 (0005.jp2)
  3. §1.1 研究の背景-高速素子開発と集積化への課題 / p1 (0005.jp2)
  4. §1.2 基本回路形式とFETの種類 / p9 (0009.jp2)
  5. §1.3 各種ヘテロ構造FETとバンド・ダイヤグラム / p13 (0011.jp2)
  6. §1.4 本研究の目的と概要 / p20 (0015.jp2)
  7. 参考文献 / p23 (0016.jp2)
  8. 第2章 nチャネル変調ドープ形ヘテロ構造FET(n-ch MODHFETs) / p25 (0017.jp2)
  9. §2.1 はじめに / p25 (0017.jp2)
  10. §2.2 素子構造・動作原理 / p26 (0018.jp2)
  11. §2.3 製作法 / p32 (0021.jp2)
  12. §2.4 電流特性解析 / p40 (0025.jp2)
  13. §2.5 まとめ / p57 (0033.jp2)
  14. 参考文献 / p59 (0034.jp2)
  15. 第3章 nチャネルMIS形ヘテロ構造FET(n-ch MISHFETs) / p61 (0035.jp2)
  16. §3.1 はじめに / p61 (0035.jp2)
  17. §3.2 素子構造・動作原理 / p62 (0036.jp2)
  18. §3.3 基本製作法(製作工程) / p67 (0038.jp2)
  19. §3.4 ゲート形成技術の検討 / p70 (0040.jp2)
  20. §3.4 n⁺注入領域形成条件の検討 / p84 (0047.jp2)
  21. §3.5 基板バイアス効果を用いた電流特性解析 / p98 (0054.jp2)
  22. §3.6 回路への適合性 / p117 (0063.jp2)
  23. §3.7 まとめ / p120 (0065.jp2)
  24. 参考文献 / p123 (0066.jp2)
  25. 第4章 pチャネル変調ドープ形ヘテロ構造FET(p-Ch MODHFETs) / p125 (0067.jp2)
  26. §4.1 はじめに / p125 (0067.jp2)
  27. §4.2 素子構造・動作原理 / p127 (0068.jp2)
  28. §4.3 基本製作法(製作工程) / p133 (0071.jp2)
  29. §4.4 電流特性解析 / p136 (0073.jp2)
  30. §4.5 まとめ / p152 (0081.jp2)
  31. 参考文献 / p154 (0082.jp2)
  32. 第5章 pチャネルMIS形ヘテロ構造FET(p-ch MISHFETs) / p155 (0082.jp2)
  33. §5.1 はじめに / p155 (0082.jp2)
  34. §5.2 素子構造・動作原理 / p157 (0083.jp2)
  35. §5.3 基本製作法(製作工程) / p160 (0085.jp2)
  36. §5.4 オーミック・コンタクトの検討 / p163 (0086.jp2)
  37. §5.5 電流特性解析 / p170 (0090.jp2)
  38. §5.6 回路への適合性 / p181 (0095.jp2)
  39. §5.7 まとめ / p197 (0103.jp2)
  40. 参考文献 / p199 (0104.jp2)
  41. 第6章 総論 / p201 (0105.jp2)
  42. 謝辞 / p206 (0108.jp2)
  43. 本研究に関する論文発表 / p208 (0109.jp2)
4access

Codes

  • NII Article ID (NAID)
    500000086649
  • NII Author ID (NRID)
    • 8000000086863
  • DOI(NDL)
  • Text Lang
    • jpn
  • NDLBibID
    • 000000250963
  • Source
    • Institutional Repository
    • NDL ONLINE
    • NDL Digital Collections
Page Top