論理シミュレーションの並列処理に関する研究

この論文をさがす

著者

    • 工藤, 知宏 クドウ, トモヒロ

書誌事項

タイトル

論理シミュレーションの並列処理に関する研究

著者名

工藤, 知宏

著者別名

クドウ, トモヒロ

学位授与大学

慶應義塾大学

取得学位

工学博士

学位授与番号

甲第1150号

学位授与年月日

1992-03-05

注記・抄録

博士論文

目次

  1. 論文目録 / (0001.jp2)
  2. 目次 / p1 (0009.jp2)
  3. 1 緒論 / p1 (0014.jp2)
  4. 2 論理シミュレーションの並列処理 / p4 (0017.jp2)
  5. 2.1 論理シミュレーション / p4 (0017.jp2)
  6. 2.2 並列処理の問題点と手法 / p8 (0021.jp2)
  7. 2.3 専用ハードウェアシミュレーションエンジン / p9 (0022.jp2)
  8. 2.4 ソフトウェアによる論理シミュレーションの並列処理 / p15 (0028.jp2)
  9. 2.5 分散離散系シミュレーションアルゴリズムの適用 / p27 (0040.jp2)
  10. 2.6 検討 / p35 (0048.jp2)
  11. 3 LOGIQUEアルゴリズム / p37 (0050.jp2)
  12. 3.1 LOGIQUEの設計方針 / p37 (0050.jp2)
  13. 3.2 アルゴリズムの概要 / p40 (0053.jp2)
  14. 3.3 プロセッサ間の同期操作 / p46 (0059.jp2)
  15. 4 LOGIQUEアルゴリズムの実装と評価 / p47 (0060.jp2)
  16. 4.1 共有メモリ型並列計算機への実装 / p47 (0060.jp2)
  17. 4.2 プロトタイプATTEMPT₋Oの交信機構 / p47 (0060.jp2)
  18. 4.3 処理系全体の構成 / p52 (0065.jp2)
  19. 4.4 実行例 / p54 (0067.jp2)
  20. 4.5 評価回路 / p58 (0071.jp2)
  21. 4.6 実行時間とその分析 / p61 (0074.jp2)
  22. 4.7 回路の割り付け / p64 (0077.jp2)
  23. 4.8 交信時間の分析 / p64 (0077.jp2)
  24. 5 LOGIQUEの拡張と今後の課題 / p69 (0082.jp2)
  25. 5.1 複数遅延時間モデルへの対応 / p69 (0082.jp2)
  26. 5.2 より大規模な並列計算機への対応 / p70 (0083.jp2)
  27. 6 結論 / p72 (0085.jp2)
2アクセス

各種コード

  • NII論文ID(NAID)
    500000087789
  • NII著者ID(NRID)
    • 8000000088006
  • DOI(NDL)
  • NDL書誌ID
    • 000000252103
  • データ提供元
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ