分散組込み制御機構に基づく並列計算機方式

この論文をさがす

著者

    • 冨澤, 眞樹, 1965- トミサワ, マサキ

書誌事項

タイトル

分散組込み制御機構に基づく並列計算機方式

著者名

冨澤, 眞樹, 1965-

著者別名

トミサワ, マサキ

学位授与大学

東京農工大学

取得学位

博士 (工学)

学位授与番号

甲第28号

学位授与年月日

1992-09-25

注記・抄録

博士論文

目次

  1. 目次 / (0003.jp2)
  2. 第1章 序論 / p1 (0005.jp2)
  3. 1.1 本研究の目的 / p1 (0005.jp2)
  4. 1.2 自発的な並列処理 / p3 (0006.jp2)
  5. 1.3 並列実行制御機構のハードウェア化 / p4 (0007.jp2)
  6. 1.4 並列実行制御機構のハードウェア化の波及効果 / p5 (0007.jp2)
  7. 1.5 想定する並列計算機システム / p6 (0008.jp2)
  8. 1.6 本論文の構成 / p8 (0009.jp2)
  9. 第2章 関連研究の概要 / p10 (0010.jp2)
  10. 2.1 関連研究の範囲 / p10 (0010.jp2)
  11. 2.2 VLSI技術と並列計算機方式 / p10 (0010.jp2)
  12. 2.3 計算モデルと駆動方式 / p12 (0011.jp2)
  13. 2.4 並列計算機のハードウェア構成 / p14 (0012.jp2)
  14. 2.5 並列制御機構のハードウェア化 / p18 (0014.jp2)
  15. 2.6 並列処理言語 / p20 (0015.jp2)
  16. 2.7 並列プログラムのデバッグと例外処理機構 / p21 (0015.jp2)
  17. 2.8 並列アルゴリズム / p22 (0016.jp2)
  18. 2.9 第2章のまとめ / p23 (0016.jp2)
  19. 第3章 発注受領型並列制御方式 / p24 (0017.jp2)
  20. 3.1 制御方式の条件 / p24 (0017.jp2)
  21. 3.2 実行モデルの選択 / p25 (0017.jp2)
  22. 3.3 コンテクストの基本構造と発注受領型制御方式の概要 / p26 (0018.jp2)
  23. 3.4 並列制御命令群 / p30 (0020.jp2)
  24. 3.5 発注受領型制御方式と並列計算機の空間構造 / p34 (0022.jp2)
  25. 3.6 並列制御命令の設定経過 / p36 (0023.jp2)
  26. 3.7 第3章のまとめ / p37 (0023.jp2)
  27. 第4章 発注受領型並列制御機構のデータ構造と内部手続き / p38 (0024.jp2)
  28. 4.1 はじめに / p38 (0024.jp2)
  29. 4.2 制御機構のデータ構造とインスタンスの生成・実行・消滅 / p38 (0024.jp2)
  30. 4.3 並列制御命令の内部手続き / p53 (0031.jp2)
  31. 4.4 評価実現結果 / p59 (0034.jp2)
  32. 4.5 第4章のまとめ / p60 (0035.jp2)
  33. 第5章 発注受領型並列計算機のハードウェアの方式設計と試作 / p61 (0035.jp2)
  34. 5.1 方式設計および試作の目的 / p61 (0035.jp2)
  35. 5.2 方式設計 / p62 (0036.jp2)
  36. 5.3 試作経過 / p68 (0039.jp2)
  37. 5.4 試作設計 / p69 (0039.jp2)
  38. 5.5 試作結果 / p84 (0047.jp2)
  39. 5.6 キャッシュへの対応 / p87 (0048.jp2)
  40. 5.7 第5章のまとめ / p88 (0049.jp2)
  41. 第6章 並列例外処理機構 / p89 (0049.jp2)
  42. 6.1 はじめに / p89 (0049.jp2)
  43. 6.2 周辺装置 / p89 (0049.jp2)
  44. 6.3 デバッグ支援 / p90 (0050.jp2)
  45. 6.4 カーネルPEとメンバPE / p91 (0050.jp2)
  46. 6.5 並列例外処理の種類 / p92 (0051.jp2)
  47. 6.6 インプライドコール / p93 (0051.jp2)
  48. 6.7 解析/凍結例外処理 / p93 (0051.jp2)
  49. 6.8 カーネルPEの命令 / p100 (0055.jp2)
  50. 6.9 立上げ / p102 (0056.jp2)
  51. 6.10 第6章のまとめ / p103 (0056.jp2)
  52. 第7章 並列処理言語C// / p104 (0057.jp2)
  53. 7.1 はじめに / p104 (0057.jp2)
  54. 7.2 応用問題のタイプ / p104 (0057.jp2)
  55. 7.3 言語設計の基準と方針 / p105 (0057.jp2)
  56. 7.4 仕様設計 / p110 (0060.jp2)
  57. 7.5 言語と機械の対応 / p116 (0063.jp2)
  58. 7.6 実現例 / p119 (0064.jp2)
  59. 7.7 第7章のまとめ / p120 (0065.jp2)
  60. 第8章 発注受領型並列計算機のプログラミング / p122 (0066.jp2)
  61. 8.1 はじめに / p122 (0066.jp2)
  62. 8.2 基本的な例 / p122 (0066.jp2)
  63. 8.3 同期点の型記述 / p126 (0068.jp2)
  64. 8.4 集中制御シェル / p129 (0069.jp2)
  65. 8.5 モデル変換 / p131 (0070.jp2)
  66. 8.6 画像解析への応用 / p135 (0072.jp2)
  67. 8.7 第8章のまとめ / p136 (0073.jp2)
  68. 第9章 結論 / p137 (0073.jp2)
  69. 謝辞 / p140 (0075.jp2)
  70. 参考文献 / p142 (0076.jp2)
0アクセス

各種コード

  • NII論文ID(NAID)
    500000091996
  • NII著者ID(NRID)
    • 8000000952840
  • DOI(NDL)
  • NDL書誌ID
    • 000000256310
  • データ提供元
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ