VLSI向き相互結合網の並列アルゴリズムと耐故障性埋め込み手法に関する研究

この論文をさがす

著者

    • 菅谷, 光啓 スガヤ, ミツヨシ

書誌事項

タイトル

VLSI向き相互結合網の並列アルゴリズムと耐故障性埋め込み手法に関する研究

著者名

菅谷, 光啓

著者別名

スガヤ, ミツヨシ

学位授与大学

豊橋技術科学大学

取得学位

博士 (工学)

学位授与番号

乙第48号

学位授与年月日

1993-03-10

注記・抄録

博士論文

目次

  1. 論文要旨 / p1 (0003.jp2)
  2. 目次 / p11 (0008.jp2)
  3. 1 序論 / p1 (0010.jp2)
  4. 1.1 VLSI向き相互結合網とマルチプロセッサシステム / p1 (0010.jp2)
  5. 1.2 相互結合網の分類 / p2 (0011.jp2)
  6. 1.3 VLSI計算量 / p6 (0013.jp2)
  7. 1.4 VLSI相互結合網の耐故障性 / p8 (0014.jp2)
  8. 1.5 諸定義 / p9 (0014.jp2)
  9. 1.6 研究内容 / p9 (0014.jp2)
  10. 2 自己相似型相互結合網を有するマルチプロセッサシステム / p11 (0015.jp2)
  11. 2.1 緒言 / p11 (0015.jp2)
  12. 2.2 自己相似型相互結合網 / p12 (0016.jp2)
  13. 2.3 自己相似型相互結合網上での並列アルゴリズム / p17 (0018.jp2)
  14. 2.4 VLSI計算量評価 / p31 (0025.jp2)
  15. 2.5 結言 / p34 (0027.jp2)
  16. 3 局所通信を考慮したマルチプロセッサシステム / p37 (0028.jp2)
  17. 3.1 緒言 / p37 (0028.jp2)
  18. 3.2 開閉装置付き通信リンクをもつ自己相似型相互結合網 / p38 (0029.jp2)
  19. 3.3 分割可能バスをもつプロセッサアレイ / p50 (0035.jp2)
  20. 3.4 結言 / p55 (0037.jp2)
  21. 4 自己相似型相互結合網の耐故障性を有する埋め込み手法 / p57 (0038.jp2)
  22. 4.1 緒言 / p57 (0038.jp2)
  23. 4.2 面積使用効率SAUF / p59 (0039.jp2)
  24. 4.3 再帰的配置による埋め込み / p59 (0039.jp2)
  25. 4.4 メッシュ構造上への配置 / p70 (0045.jp2)
  26. 4.5 レベル3以上のFIN-1の埋め込み / p79 (0049.jp2)
  27. 4.6 結言 / p92 (0056.jp2)
  28. 5 結論 / p95 (0057.jp2)
  29. 謝辞 / p99 (0059.jp2)
  30. 文献 / p101 (0060.jp2)
1アクセス

各種コード

  • NII論文ID(NAID)
    500000093171
  • NII著者ID(NRID)
    • 8000000093397
  • DOI(NDL)
  • 本文言語コード
    • jpn
  • NDL書誌ID
    • 000000257485
  • データ提供元
    • 機関リポジトリ
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ