画像用並列形A/D変換器の高精度化と高速化に関する研究

この論文をさがす

著者

    • 井上, 道弘 イノウエ, ミチヒロ

書誌事項

タイトル

画像用並列形A/D変換器の高精度化と高速化に関する研究

著者名

井上, 道弘

著者別名

イノウエ, ミチヒロ

学位授与大学

九州大学

取得学位

博士 (工学)

学位授与番号

乙第5327号

学位授与年月日

1993-01-26

注記・抄録

博士論文

目次

  1. 目次 / p1 (0003.jp2)
  2. 第1章 序論 / p1 (0005.jp2)
  3. 1.1 ディジタル信号処理とA/D、D/A変換 / p1 (0005.jp2)
  4. 1.2 画像信号のディジタル処理 / p1 (0005.jp2)
  5. 1.3 画像用A/D変換器に要求される性能 / p2 (0006.jp2)
  6. 1.4 画像用並列形A/D変換LSI / p4 (0007.jp2)
  7. 1.5 構成 / p5 (0007.jp2)
  8. 第2章 LSIに適した高速A/D変換方式 / p7 (0008.jp2)
  9. 2.1 序言 / p7 (0008.jp2)
  10. 2.2 A/D変換方式の分類 / p7 (0008.jp2)
  11. 2.3 議論および結論 / p19 (0014.jp2)
  12. 第3章 並列形A/D変換器の高精度化 / p21 (0015.jp2)
  13. 3.1 序言 / p21 (0015.jp2)
  14. 3.2 スタティック精度に関する考察 / p21 (0015.jp2)
  15. 3.3 ダイナミック精度に関する考察 / p44 (0027.jp2)
  16. 3.4 結論 / p75 (0042.jp2)
  17. 第4章 並列形A/D変換器の高速化 / p77 (0043.jp2)
  18. 4.1 序言 / p77 (0043.jp2)
  19. 4.2 コンパレータの速度 / p80 (0045.jp2)
  20. 4.3 クロック駆動回路の高速化 / p92 (0051.jp2)
  21. 4.4 デコーダ回路の高速化 / p98 (0054.jp2)
  22. 4.5 結論 / p98 (0054.jp2)
  23. 第5章 集積回路化のためのバイポーラ・トランジスタ / p100 (0055.jp2)
  24. 5.1 序言 / p100 (0055.jp2)
  25. 5.2 ベース・エミッタ間電圧の分散 / p100 (0055.jp2)
  26. 5.3 イオン注入により誘起された結晶欠陥と再結合電流 / p107 (0058.jp2)
  27. 5.4 エミッタ自己整合形バイポーラ・トランジスタ / p108 (0059.jp2)
  28. 5.5 結論 / p124 (0067.jp2)
  29. 第6章 並列形A/D変換器のLSI化 / p125 (0067.jp2)
  30. 6.1 序言 / p125 (0067.jp2)
  31. 6.2 画像帯域10ビットA/D変換LSI / p125 (0067.jp2)
  32. 6.3 超高速8ビットA/D変換LSI / p137 (0073.jp2)
  33. 6.4 結言 / p145 (0077.jp2)
  34. 第7章 結論 / p146 (0078.jp2)
  35. 謝辞 / p149 (0079.jp2)
  36. 参考文献 / p150 (0080.jp2)
  37. 著者発表文献 / p159 (0084.jp2)
0アクセス

各種コード

  • NII論文ID(NAID)
    500000093351
  • NII著者ID(NRID)
    • 8000000093577
  • DOI(NDL)
  • 本文言語コード
    • jpn
  • NDL書誌ID
    • 000000257665
  • データ提供元
    • 機関リポジトリ
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ