高機能・高速演算MOSLSIの研究
Access this Article
Search this Article
Author
Bibliographic Information
- Title
-
高機能・高速演算MOSLSIの研究
- Author
-
小谷, 光司
- Author(Another name)
-
コタニ, コウジ
- University
-
東北大学
- Types of degree
-
博士 (工学)
- Grant ID
-
甲第4826号
- Degree year
-
1993-03-25
Note and Description
博士論文
Table of Contents
- 目次 / p1 (0003.jp2)
- 第1章 序論 / p1 (0004.jp2)
- 1-1 半導体技術の発展 / p1 (0004.jp2)
- 1-2 高速演算LSIの実現に向けて / p2 (0004.jp2)
- 1-3 高機能LSIの実現に向けて / p3 (0005.jp2)
- 1-4 本研究の目的 / p3 (0005.jp2)
- 参考文献 / p4 (0005.jp2)
- 第2章 自己整合AℓゲートMOSFET / p5 (0006.jp2)
- 2-1 はじめに / p5 (0006.jp2)
- 2-2 ウルトラクリーンイオン注入技術 / p8 (0007.jp2)
- 2-3 極浅ソース･ドレイン接合形成時のゲート電極によるシャドウイング効果 / p12 (0009.jp2)
- 2-4 自己整合AℓゲートMOSFETの試作 / p17 (0012.jp2)
- 2-5 AℓゲートMOSFETの速度性能評価 / p20 (0013.jp2)
- 2-6 まとめ / p27 (0017.jp2)
- 参考文献 / p29 (0018.jp2)
- 第3章 ゲート酸化膜･シリコン界面微小表面荒れのチャネル移動度に与える影響 / p30 (0018.jp2)
- 3-1 はじめに / p30 (0018.jp2)
- 3-2 実験 / p31 (0019.jp2)
- 3-3 結果および考察 / p31 (0019.jp2)
- 3-4 まとめ / p35 (0021.jp2)
- 参考文献 / p36 (0021.jp2)
- 第4章 イオン注入によるMOSデバイス損傷 / p37 (0022.jp2)
- 4-1 はじめに / p37 (0022.jp2)
- 4-2 実験方法 / p38 (0022.jp2)
- 4-3 イオン注入およびアニールによる素子特性の変化 / p40 (0023.jp2)
- 4-4 チャージアップによるデバイス損傷の発生機構 / p43 (0025.jp2)
- 4-5 電気的ストレス印加による素子特性の変化 / p44 (0025.jp2)
- 4-6 まとめ / p46 (0026.jp2)
- 参考文献 / p48 (0027.jp2)
- 第5章 ニューロンMOSFETを用いたバイナリ論理回路 / p49 (0028.jp2)
- 5-1 はじめに / p49 (0028.jp2)
- 5-2 ニューロンMOSFET / p50 (0028.jp2)
- 5-3 ニューロンMOSバイナリ論理回路の基本構成 / p52 (0029.jp2)
- 5-4 ニューロンMOS論理回路の簡単化 / p57 (0032.jp2)
- 5-5 ニューロンMOS論理回路の回路例 / p59 (0033.jp2)
- 5-6 ニューロンMOSFETを用いた新しい機能回路 / p66 (0036.jp2)
- 5-7 まとめ / p77 (0042.jp2)
- 参考文献 / p78 (0042.jp2)
- 第6章 ニューロンMOS論理回路の動作特性 / p79 (0043.jp2)
- 6-1 はじめに / p79 (0043.jp2)
- 6-2 論理回路構成に必要なトランジスタ数の比較 / p79 (0043.jp2)
- 6-3 ニューロンMOS論理回路の速度性能 / p84 (0045.jp2)
- 6-4 ニューロンMOS論理回路の課題 / p93 (0050.jp2)
- 6-5 まとめ / p100 (0053.jp2)
- 参考文献 / p101 (0054.jp2)
- 第7章 結論 / p102 (0054.jp2)
- 謝辞 / p104 (0055.jp2)
- 本研究に関する発表 / p105 (0056.jp2)
