ディジタル制御多値VLSIプロセッサに関する研究

この論文をさがす

著者

    • 島袋, 勝彦 シマブクロ, カツヒコ

書誌事項

タイトル

ディジタル制御多値VLSIプロセッサに関する研究

著者名

島袋, 勝彦

著者別名

シマブクロ, カツヒコ

学位授与大学

東北大学

取得学位

博士 (工学)

学位授与番号

甲第4828号

学位授与年月日

1993-03-25

注記・抄録

博士論文

目次

  1. 目次 / p1 (0003.jp2)
  2. 第1章 緒言 / p4 (0004.jp2)
  3. 第2章 多値VLSIプロセッサに関する基礎的考察 / p13 (0009.jp2)
  4. 2.1 まえがき / p13 (0009.jp2)
  5. 2.2 高並列ディジタル制御プロセッサのアーキテクチャ / p14 (0009.jp2)
  6. 2.3 多値集積回路の有用性 / p18 (0011.jp2)
  7. 2.4 むすび / p29 (0017.jp2)
  8. 第3章 積和演算器を演算要素とする多値VLSIプロセッサの構成 / p31 (0018.jp2)
  9. 3.1 まえがき / p31 (0018.jp2)
  10. 3.2 高並列積和演算多値VLSIプロセッサのアーキテクチャ / p32 (0018.jp2)
  11. 3.3 多値演算回路 / p35 (0020.jp2)
  12. 3.4 線形加算多重通信バス / p65 (0035.jp2)
  13. 3.5 多値制御部 / p67 (0036.jp2)
  14. 3.6 高並列積和演算多値VLSIプロセッサの性能評価 / p70 (0037.jp2)
  15. 3.7 むすび / p94 (0049.jp2)
  16. 第4章 加算器を基本演算要素とする多値VLSIプロセッサの構成 / p97 (0051.jp2)
  17. 4.1 まえがき / p97 (0051.jp2)
  18. 4.2 加算器を演算要素とする多値VLSIプロセッサのアーキテクチャ / p99 (0052.jp2)
  19. 4.3 SD数並列加算器に基づく演算要素 / p104 (0054.jp2)
  20. 4.4 多値電流モード多重バス / p108 (0056.jp2)
  21. 4.5 加算器を演算要素とする多値VLSIプロセッサの性能評価 / p114 (0059.jp2)
  22. 4.6 むすび / p122 (0063.jp2)
  23. 第5章 / p125 (0065.jp2)
  24. 謝辞 / p137 (0071.jp2)
0アクセス

各種コード

  • NII論文ID(NAID)
    500000095384
  • NII著者ID(NRID)
    • 8000000095610
  • DOI(NDL)
  • NDL書誌ID
    • 000000259698
  • データ提供元
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ