高速・高精度状態空間ディジタルフィルタの構成に関する研究

この論文をさがす

著者

    • 恒川, 佳隆 ツネカワ, ヨシタカ

書誌事項

タイトル

高速・高精度状態空間ディジタルフィルタの構成に関する研究

著者名

恒川, 佳隆

著者別名

ツネカワ, ヨシタカ

学位授与大学

東北大学

取得学位

博士 (工学)

学位授与番号

乙第5950号

学位授与年月日

1993-02-10

注記・抄録

博士論文

目次

  1. 目次 / p1 (0003.jp2)
  2. 記号表 / p6 (0006.jp2)
  3. 第1章 緒言 / p11 (0008.jp2)
  4. 第2章 状態空間ディジタルフィルタの概要 / p26 (0016.jp2)
  5. 2.1 まえがき / p26 (0016.jp2)
  6. 2.2 ディジタルフィルタの概要 / p27 (0016.jp2)
  7. 2.3 状態空間ディジタルフィルタ / p53 (0029.jp2)
  8. 2.4 ブロック状態実現 / p69 (0037.jp2)
  9. 2.5 まとめ / p78 (0042.jp2)
  10. 第3章 状態空間ディジタルフィルタの高並列VLSIアーキテクチャ / p82 (0044.jp2)
  11. 3.1 まえがき / p82 (0044.jp2)
  12. 3.2 並列化の手法 / p84 (0045.jp2)
  13. 3.3 滞在時間を考慮したシステムアーキテクチャ / p89 (0047.jp2)
  14. 3.4 処理要素のアーキテクチャ / p93 (0049.jp2)
  15. 3.5 性能評価 / p100 (0053.jp2)
  16. 3.6 試作例 / p103 (0054.jp2)
  17. 3.7 まとめ / p107 (0056.jp2)
  18. 第4章 ブロック状態実現を用いた高性能VLSIアーキテクチャ / p109 (0057.jp2)
  19. 4.1 まえがき / p109 (0057.jp2)
  20. 4.2 並列化の手法 / p112 (0059.jp2)
  21. 4.3 高性能システムアーキテクチャ / p116 (0061.jp2)
  22. 4.4 性能評価 / p125 (0065.jp2)
  23. 4.5 まとめ / p135 (0070.jp2)
  24. 第5章 ブロック状態実現における係数感度解析 / p138 (0072.jp2)
  25. 5.1 まえがき / p138 (0072.jp2)
  26. 5.2 ブロック状態実現に特有の係数量子化誤差 / p140 (0073.jp2)
  27. 5.3 ブロック状態実現の係数感度 / p152 (0079.jp2)
  28. 5.4 ブロック状態実現の係数感度解析 / p161 (0083.jp2)
  29. 5.5 まとめ / p165 (0085.jp2)
  30. 第6章 ブロック状態実現における係数感度最小化 / p166 (0086.jp2)
  31. 6.1 まえがき / p166 (0086.jp2)
  32. 6.2 等価変換とスケーリング / p168 (0087.jp2)
  33. 6.3 ブロック状態実現の係数感度最小構造 / p171 (0088.jp2)
  34. 6.4 通常の状態空間実現における係数感度最小構造との関係 / p181 (0093.jp2)
  35. 6.5 合成例 / p184 (0095.jp2)
  36. 6.6 まとめ / p191 (0098.jp2)
  37. 第7章 結言 / p194 (0100.jp2)
  38. 付録A ブロック状態実現のシストリックアレイ実現 / p198 (0102.jp2)
  39. 付録B 分散演算に基づく状態空間ディジタルフィルタの実現法 / p213 (0109.jp2)
  40. 参考文献 / p223 (0114.jp2)
  41. 謝辞 / p234 (0120.jp2)
2アクセス

各種コード

  • NII論文ID(NAID)
    500000095482
  • NII著者ID(NRID)
    • 8000000095708
  • DOI(NDL)
  • NDL書誌ID
    • 000000259796
  • データ提供元
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ