高速画像処理用バイポーラECL集積回路に関する研究
この論文にアクセスする
この論文をさがす
著者
書誌事項
- タイトル
-
高速画像処理用バイポーラECL集積回路に関する研究
- 著者名
-
山田, 晴保
- 著者別名
-
ヤマダ, ハルヤス
- 学位授与大学
-
東北大学
- 取得学位
-
博士 (工学)
- 学位授与番号
-
乙第6065号
- 学位授与年月日
-
1993-03-18
注記・抄録
博士論文
目次
- 目次 / p1 (0003.jp2)
- 第1章 序論 / p3 (0004.jp2)
- 第2章 高速画像プロセッサの基本的考察 / p17 (0011.jp2)
- 2-1 汎用DSPの現状 / p21 (0013.jp2)
- 2-2 画像処理プロセッサの現状 / p27 (0016.jp2)
- 2-3 画像処理の基本演算 / p31 (0018.jp2)
- 2-4 むすび / p52 (0029.jp2)
- 文献 / p53 (0029.jp2)
- 第3章 バイポーラECL高速画像処理のアーキテクチャ / p55 (0030.jp2)
- 3-1 ノンパイプライン演算器構成とプリフェッチデータバスライン / p62 (0034.jp2)
- 3-2 高速プログラム実行形式 / p62 (0034.jp2)
- 3-3 入力画像データのプリフェッチ方式と構成 / p68 (0037.jp2)
- 3-4 高速演算アーキテクチャ / p81 (0043.jp2)
- 3-5 むすび / p118 (0062.jp2)
- 文献 / p120 (0063.jp2)
- 第4章 実時間バイポーラECL画像プロセッサの構成と性能評価 / p123 (0064.jp2)
- 4-1 画像プロセッサの構成 / p123 (0064.jp2)
- 4-2 高速バイポーラデバイスの開発 / p128 (0067.jp2)
- 4-3 画像プロセッサの処理時間評価 / p152 (0080.jp2)
- 4-4 高速画像プロセッサの展開 / p161 (0084.jp2)
- 4-5 むすび / p173 (0090.jp2)
- 文献 / p175 (0091.jp2)
- 第5章 実時間画像プロセッサのアーキテクチヤの展開 / p179 (0093.jp2)
- 5-1 画像マルチプロセッサの構成 / p180 (0094.jp2)
- 5-2 画像マルチプロセッサの動作､構成モード / p185 (0096.jp2)
- 5-3 画像マルチプロセッサの画像処理能力 / p186 (0097.jp2)
- 5-4 むすび / p202 (0105.jp2)
- 文献 / p203 (0105.jp2)
- 第6章 結言 / p204 (0106.jp2)
- 謝辞 / p209 (0109.jp2)