スイッチドキャパシタアナログ-ディジタル変換器に関する研究

この論文をさがす

著者

    • 小川, 覚美 オガワ, サトミ

書誌事項

タイトル

スイッチドキャパシタアナログ-ディジタル変換器に関する研究

著者名

小川, 覚美

著者別名

オガワ, サトミ

学位授与大学

静岡大学

取得学位

博士 (工学)

学位授与番号

甲第83号

学位授与年月日

1993-03-24

注記・抄録

博士論文

目次

  1. 目次 / p4 (0005.jp2)
  2. 概要 / p1 (0003.jp2)
  3. 第1章 序論 / p1 (0006.jp2)
  4. 1.1 研究の背景 / p1 (0006.jp2)
  5. 1.2 本研究の目的と論文の概要 / p4 (0008.jp2)
  6. 参考文献 / p8 (0010.jp2)
  7. 第2章 スイッチドキャパシタ高精度アナログ演算回路 / p13 (0012.jp2)
  8. 2.1 まえがき / p13 (0012.jp2)
  9. 2.2 オペアンプを用いたアナログ演算回路 / p14 (0013.jp2)
  10. 2.3 単位利得バッファを用いたアナログ演算回路 / p26 (0019.jp2)
  11. 2.4 むすび / p36 (0024.jp2)
  12. 参考文献 / p39 (0025.jp2)
  13. 第3章 逐次比較型AD変換器 / p41 (0026.jp2)
  14. 3.1 まえがき / p41 (0026.jp2)
  15. 3.2 変換アルゴリズムと回路構成 / p42 (0027.jp2)
  16. 3.3 CMOS技術による設計 / p53 (0032.jp2)
  17. 3.4 性能評価 / p56 (0034.jp2)
  18. 3.5 実験結果 / p63 (0037.jp2)
  19. 3.6 むすび / p66 (0039.jp2)
  20. 参考文献 / p68 (0040.jp2)
  21. 第4章 循環型AD変換器 / p70 (0041.jp2)
  22. 4.1 まえがき / p70 (0041.jp2)
  23. 4.2 変換アルゴリズムと回路構成 / p70 (0041.jp2)
  24. 4.3 分解能 / p73 (0042.jp2)
  25. 4.4 サンプリングレートと消費電力 / p85 (0048.jp2)
  26. 4.5 実験結果 / p86 (0049.jp2)
  27. 4.6 むすび / p87 (0049.jp2)
  28. 参考文献 / p89 (0050.jp2)
  29. 第5章 パイプライン型AD変換器 / p90 (0051.jp2)
  30. 5.1 まえがき / p90 (0051.jp2)
  31. 5.2 変換アルゴリズムと回路構成 / p91 (0051.jp2)
  32. 5.3 CMOS単位利得バッファの設計 / p98 (0055.jp2)
  33. 5.4 性能評価 / p101 (0056.jp2)
  34. 5.5 実験結果 / p109 (0060.jp2)
  35. 5.6 むすび / p114 (0063.jp2)
  36. 参考文献 / p115 (0063.jp2)
  37. 第6章 結論 / p117 (0064.jp2)
  38. 参考文献 / p121 (0066.jp2)
  39. 謝辞 / p122 (0067.jp2)
0アクセス

各種コード

  • NII論文ID(NAID)
    500000095666
  • NII著者ID(NRID)
    • 8000000095892
  • DOI(NDL)
  • NDL書誌ID
    • 000000259980
  • データ提供元
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ