LISPを用いたビットマップCADシステムに関する研究

この論文をさがす

著者

    • 長谷川, 章弘 ハセガワ, アキヒロ

書誌事項

タイトル

LISPを用いたビットマップCADシステムに関する研究

著者名

長谷川, 章弘

著者別名

ハセガワ, アキヒロ

学位授与大学

上智大学

取得学位

博士 (工学)

学位授与番号

甲第129号

学位授与年月日

1993-03-31

注記・抄録

博士論文

目次

  1. 目次 / p1 (0004.jp2)
  2. 1 序論 / p1 (0006.jp2)
  3. I.まえがき / p1 (0006.jp2)
  4. II.Bitmap-IV CAD システム / p1 (0006.jp2)
  5. III.専用プロセッサの研究 / p3 (0007.jp2)
  6. IV.むすび / p4 (0008.jp2)
  7. 参考文献 / p5 (0008.jp2)
  8. 2 基本機能 / p7 (0009.jp2)
  9. I.まえがき / p7 (0009.jp2)
  10. II.基本機能 / p7 (0009.jp2)
  11. III.基本機能の実現 / p13 (0012.jp2)
  12. IV.ローカルエリアネットワーク / p14 (0013.jp2)
  13. V.むすび / p15 (0013.jp2)
  14. 参考文献 / p15 (0013.jp2)
  15. 3 応用プログラム / p21 (0016.jp2)
  16. I.まえがき / p21 (0016.jp2)
  17. II.設計手順 / p21 (0016.jp2)
  18. III.レベル1:CMOSセルコンパイラ / p22 (0017.jp2)
  19. IV.レベル2:ESCLD / p24 (0018.jp2)
  20. V.レベル3:レイアウトパターン設計 / p28 (0020.jp2)
  21. VI.むすび / p32 (0022.jp2)
  22. 参考文献 / p33 (0022.jp2)
  23. 4 LISPプロセッサ / p61 (0036.jp2)
  24. I.まえがき / p61 (0036.jp2)
  25. II.アーキテクチャ / p61 (0036.jp2)
  26. III. 回路の動作 / p63 (0037.jp2)
  27. IV.性能評価 / p64 (0038.jp2)
  28. V.集積回路 / p66 (0039.jp2)
  29. VI.むすび / p69 (0040.jp2)
  30. 参考文献 / p69 (0040.jp2)
  31. 5 結論 / p87 (0049.jp2)
  32. I.まとめ / p87 (0049.jp2)
  33. II.残された課題 / p89 (0050.jp2)
  34. III.むすび / p89 (0050.jp2)
  35. 参考文献 / p90 (0051.jp2)
  36. 研究業績 / p91 (0051.jp2)
  37. 謝辞 / p93 (0052.jp2)
0アクセス

各種コード

  • NII論文ID(NAID)
    500000096045
  • NII著者ID(NRID)
    • 8000000096271
  • DOI(NDL)
  • NDL書誌ID
    • 000000260359
  • データ提供元
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ