VLSIレイアウト設計自動化手法に関する研究 vuieruesuai reiauto sekkei jidoka shuho ni kansuru kenkyu

この論文をさがす

著者

    • 粟島, 亨 アワシマ, トオル

書誌事項

タイトル

VLSIレイアウト設計自動化手法に関する研究

タイトル別名

vuieruesuai reiauto sekkei jidoka shuho ni kansuru kenkyu

著者名

粟島, 亨

著者別名

アワシマ, トオル

学位授与大学

早稲田大学

取得学位

博士 (工学)

学位授与番号

甲第950号

学位授与年月日

1993-03-15

注記・抄録

博士論文

目次

  1. 目次 / p1 (0003.jp2)
  2. 1 序論 / p1 (0005.jp2)
  3. 1.1 序言 / p1 (0005.jp2)
  4. 1.2 本論文の背景 / p2 (0006.jp2)
  5. 1.3 本論文の概要 / p5 (0007.jp2)
  6. 2 ブロック配置手法 / p11 (0010.jp2)
  7. 2.1 均一形状ブロック配置手法 / p11 (0010.jp2)
  8. 2.2 不均一形状ブロック配置手法 / p31 (0020.jp2)
  9. 2.3 まとめ / p33 (0021.jp2)
  10. 3 概略配線手法 / p37 (0023.jp2)
  11. 3.1 特定ネットの概略配線手法 / p37 (0023.jp2)
  12. 3.2 信号ネットの概略配線手法 / p47 (0028.jp2)
  13. 3.3 まとめ / p69 (0039.jp2)
  14. 4 詳細配線手法 / p73 (0041.jp2)
  15. 4.1 ラバーバンド配線手法 / p73 (0041.jp2)
  16. 4.2 まとめ / p84 (0047.jp2)
  17. 5 パタン最適化手法 / p85 (0047.jp2)
  18. 5.1 チップ・スペーシング手法 / p85 (0047.jp2)
  19. 5.2 まとめ / p124 (0067.jp2)
  20. 6 設計規則検証手法 / p125 (0067.jp2)
  21. 6.1 最小間隔/幅検証手法 / p126 (0068.jp2)
  22. 6.2 まとめ / p143 (0076.jp2)
  23. 7 レイアウト設計システム事例 / p145 (0077.jp2)
  24. 7.1 FPGAレイアウト設計システム / p145 (0077.jp2)
  25. 7.2 アナログモジュール設計システム / p161 (0085.jp2)
  26. 7.3 まとめ / p172 (0091.jp2)
  27. 8 結論 / p177 (0093.jp2)
  28. 謝辞 / p181 (0095.jp2)
  29. 参考文献 / p183 (0096.jp2)
  30. 研究業績 / p195 (0102.jp2)
0アクセス

各種コード

  • NII論文ID(NAID)
    500000097368
  • NII著者ID(NRID)
    • 8000000097597
  • DOI(NDL)
  • 本文言語コード
    • jpn
  • NDL書誌ID
    • 000000261682
  • データ提供元
    • 機関リポジトリ
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ