VLSIレイアウト設計自動化手法に関する研究 vuieruesuai reiauto sekkei jidoka shuho ni kansuru kenkyu
Access this Article
Search this Article
Author
Bibliographic Information
- Title
-
VLSIレイアウト設計自動化手法に関する研究
- Other Title
-
vuieruesuai reiauto sekkei jidoka shuho ni kansuru kenkyu
- Author
-
粟島, 亨
- Author(Another name)
-
アワシマ, トオル
- University
-
早稲田大学
- Types of degree
-
博士 (工学)
- Grant ID
-
甲第950号
- Degree year
-
1993-03-15
Note and Description
博士論文
制度:新 ; 文部省報告番号:甲950号 ; 学位の種類:博士(工学) ; 授与年月日:1993-03-15 ; 早大学位記番号:新1896 ; 理工学図書館請求番号:1625
Table of Contents
- 目次 / p1 (0003.jp2)
- 1 序論 / p1 (0005.jp2)
- 1.1 序言 / p1 (0005.jp2)
- 1.2 本論文の背景 / p2 (0006.jp2)
- 1.3 本論文の概要 / p5 (0007.jp2)
- 2 ブロック配置手法 / p11 (0010.jp2)
- 2.1 均一形状ブロック配置手法 / p11 (0010.jp2)
- 2.2 不均一形状ブロック配置手法 / p31 (0020.jp2)
- 2.3 まとめ / p33 (0021.jp2)
- 3 概略配線手法 / p37 (0023.jp2)
- 3.1 特定ネットの概略配線手法 / p37 (0023.jp2)
- 3.2 信号ネットの概略配線手法 / p47 (0028.jp2)
- 3.3 まとめ / p69 (0039.jp2)
- 4 詳細配線手法 / p73 (0041.jp2)
- 4.1 ラバーバンド配線手法 / p73 (0041.jp2)
- 4.2 まとめ / p84 (0047.jp2)
- 5 パタン最適化手法 / p85 (0047.jp2)
- 5.1 チップ･スペーシング手法 / p85 (0047.jp2)
- 5.2 まとめ / p124 (0067.jp2)
- 6 設計規則検証手法 / p125 (0067.jp2)
- 6.1 最小間隔/幅検証手法 / p126 (0068.jp2)
- 6.2 まとめ / p143 (0076.jp2)
- 7 レイアウト設計システム事例 / p145 (0077.jp2)
- 7.1 FPGAレイアウト設計システム / p145 (0077.jp2)
- 7.2 アナログモジュール設計システム / p161 (0085.jp2)
- 7.3 まとめ / p172 (0091.jp2)
- 8 結論 / p177 (0093.jp2)
- 謝辞 / p181 (0095.jp2)
- 参考文献 / p183 (0096.jp2)
- 研究業績 / p195 (0102.jp2)
