ヘテロ接合FET高性能化のための結晶層構造の研究 hetero setsugo efuiti koseinoka no tameno kesshoso kozo no kenkyu
この論文にアクセスする
この論文をさがす
著者
書誌事項
- タイトル
-
ヘテロ接合FET高性能化のための結晶層構造の研究
- タイトル別名
-
hetero setsugo efuiti koseinoka no tameno kesshoso kozo no kenkyu
- 著者名
-
前澤, 宏一
- 著者別名
-
マエザワ, コウイチ
- 学位授与大学
-
早稲田大学
- 取得学位
-
博士 (工学)
- 学位授与番号
-
乙第940号
- 学位授与年月日
-
1993-02-12
注記・抄録
博士論文
制度:新 ; 文部省報告番号:乙940号 ; 学位の種類:博士(工学) ; 授与年月日:1993/2/12 ; 早大学位記番号:新1889 ; 理工学図書館請求番号:1615
本文PDFは平成22年度国立国会図書館の学位論文(博士)のデジタル化実施により作成された画像ファイルをPDFに変換したものである。
text
目次
- 第1章 序論 / p1 (0004.jp2)
- 1-1 研究の背景 / p1 (0004.jp2)
- 1-2 本研究の目的と概要 / p5 (0006.jp2)
- 参考文献 / p7 (0007.jp2)
- 第2章 n⁺-GeゲートMISFETの高性能化 / p8 (0008.jp2)
- 2-1 はじめに / p8 (0008.jp2)
- 2-2 n⁺-GeのMBE成長条件の検討 / p14 (0011.jp2)
- 2-3 SISダイオードによる伝導帯不連続の推移則の検討 / p18 (0013.jp2)
- 2-4 AlGaAsバリア薄層化による高[化学式]化 / p29 (0018.jp2)
- 2-5 再成長n⁺-Geゲートを用いたSAINT MISFET / p48 (0028.jp2)
- 2-6 まとめ / p61 (0034.jp2)
- 参考文献 / p64 (0036.jp2)
- 第3章 InGaAs歪みチャネルFETの検討 / p68 (0038.jp2)
- 3-1 はじめに / p68 (0038.jp2)
- 3-2 歪みチャネルMISFET / p72 (0040.jp2)
- 3-3 [化学式]バッファ一層を用いた歪みチャネルHEMT / p81 (0044.jp2)
- 3-4 まとめ / p98 (0053.jp2)
- 参考文献 / p100 (0054.jp2)
- 第4章 ヘテロ構造MISFETにおけるCharge Injection Transistorモード動作 / p103 (0055.jp2)
- 4-1 はじめに / p103 (0055.jp2)
- 4-2 NERFET､CHINTの動作原理 / p104 (0056.jp2)
- 4-3 結果及び考察 / p107 (0057.jp2)
- 4-4 まとめ / p115 (0061.jp2)
- 参考文献 / p116 (0062.jp2)
- 第5章 速度変調型トランジスタ(VMT) / p118 (0063.jp2)
- 5-1 はじめに / p118 (0063.jp2)
- 5-2 速度変調型トランジスタの概念 / p119 (0063.jp2)
- 5-3 応答速度のモンテカルロシミュレーションによる検討 / p122 (0065.jp2)
- 5-4 高周波特性解析 / p129 (0068.jp2)
- 5-5 GaAs(Γ)/AIAs(Χ)二重チャネル構造を用いたVMTの提案 / p146 (0077.jp2)
- 5-6 まとめ / p160 (0084.jp2)
- 参考文献 / p163 (0085.jp2)
- 第6章 総論 / p165 (0086.jp2)
- 謝辞 / p170 (0089.jp2)
- 業績リスト / p171 (0089.jp2)
