CAD専用並列マシンとその論理シミュレーションへの適用に関する研究

この論文をさがす

著者

    • 小池, 誠彦 コイケ, ノブヒコ

書誌事項

タイトル

CAD専用並列マシンとその論理シミュレーションへの適用に関する研究

著者名

小池, 誠彦

著者別名

コイケ, ノブヒコ

学位授与大学

東京大学

取得学位

博士 (工学)

学位授与番号

乙第10231号

学位授与年月日

1991-05-30

注記・抄録

博士論文

目次

  1. 目次 / p1 (0003.jp2)
  2. 1 序論 / p1 (0009.jp2)
  3. 1.1 本研究の目的と背景 / p1 (0009.jp2)
  4. 1.2 本研究の位置付け / p2 (0010.jp2)
  5. 1.3 本論文の構成 / p4 (0011.jp2)
  6. 2 VLSI論理装置を対象としたCADの分野と専用装置の必要性 / p5 (0011.jp2)
  7. 2.1 CADの直面する問題点と対策 / p5 (0011.jp2)
  8. 2.2 CADの対象分野と専用装置の必要性 / p6 (0012.jp2)
  9. 3 CAD処理の要求機能と専用並列アーキテクチャの考察 / p12 (0015.jp2)
  10. 3.1 CAD専用装置の要求機能、性能とアーキテクチャ / p12 (0015.jp2)
  11. 3.2 CAD専用並列マシンアーキテクチャの検討 / p14 (0016.jp2)
  12. 3.3 論理シミュレーションへの適用 / p22 (0020.jp2)
  13. 3.4 論理シミュレーション専用装置の最近の動向 / p29 (0023.jp2)
  14. 4 論理シミュレーションマシン:HALのためのハードウェアアルゴリズムの考察 / p48 (0033.jp2)
  15. 4.1 シミュレーションアルゴリズムの考察 / p48 (0033.jp2)
  16. 4.2 シミュレーションモデルの選択 / p55 (0036.jp2)
  17. 4.3 論理シミュレーション向き論理回路素子評価方法の考察 / p57 (0037.jp2)
  18. 4.4 ダイナミックな論理回路の実現 / p63 (0040.jp2)
  19. 5 論理シミュレーションマシン:HALのアーキテクチヤ / p75 (0046.jp2)
  20. 5.1 論理シミュレーションの高速化 / p76 (0047.jp2)
  21. 5.2 論理シミュレーションマシンの構成 / p77 (0047.jp2)
  22. 5.3 ブロックレベルシミュレーション方式 / p83 (0050.jp2)
  23. 5.4 シミュレーション手順 / p85 (0051.jp2)
  24. 5.5 シミュレーション性能の見積 / p86 (0052.jp2)
  25. 6 論理シミュレーションマシン:HALハードウェアの実現 / p88 (0053.jp2)
  26. 6.1 論理シミュレーションのハードウェアアルゴリズム / p88 (0053.jp2)
  27. 6.2 ノードプロセッサの構成 / p91 (0054.jp2)
  28. 6.3 ダイナミックゲートアレイの構成 / p94 (0056.jp2)
  29. 6.4 メモリシミュレータの構成 / p95 (0056.jp2)
  30. 6.5 コントロールプロセッサの構成 / p97 (0057.jp2)
  31. 7 論理シミュレーションマシン:HALの応用 / p101 (0059.jp2)
  32. 7.1 支援ソフトウェアシステム / p101 (0059.jp2)
  33. 7.2 装置レベルシミュレーション / p106 (0062.jp2)
  34. 7.3 HALの他分野への応用 / p108 (0063.jp2)
  35. 8 論理シミュレーションマシン:HALの評価 / p113 (0065.jp2)
  36. 8.1 評価の目的 / p113 (0065.jp2)
  37. 8.2 評価対象の概要 / p114 (0066.jp2)
  38. 8.3 評価環境 / p117 (0067.jp2)
  39. 8.4 ハードウェア量の評価 / p118 (0068.jp2)
  40. 8.5 支援ソフトウェアの評価 / p118 (0068.jp2)
  41. 8.6 シミュレーションアルゴリズムの評価 / p120 (0069.jp2)
  42. 8.7 プロセッサ間接続ネットワークの評価 / p122 (0070.jp2)
  43. 8.8 実行性能の評価 / p124 (0071.jp2)
  44. 8.9 評価のまとめ / p129 (0073.jp2)
  45. 9 結論 / p130 (0074.jp2)
  46. 9.1 研究の経過 / p130 (0074.jp2)
  47. 9.2 本研究の意義および今後の課題 / p130 (0074.jp2)
  48. 謝辞 / p132 (0075.jp2)
  49. A CAD専用マシンの最近の動向 / p133 (0075.jp2)
  50. A.1 故障シミュレーション・マシン / p133 (0075.jp2)
  51. A.2 ハードウエアルータ:配線処理 / p140 (0079.jp2)
  52. A.3 配置マシン / p156 (0087.jp2)
  53. A.4 回路シミュレーション / p163 (0090.jp2)
  54. A.5 DRCマシン / p176 (0097.jp2)
  55. A.6 CADワークステーション / p182 (0100.jp2)
  56. 参考文献 / p187 (0102.jp2)
0アクセス

各種コード

  • NII論文ID(NAID)
    500000097875
  • NII著者ID(NRID)
    • 8000000098104
  • DOI(NDL)
  • NDL書誌ID
    • 000000262189
  • データ提供元
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ