直流駆動フリップフロップを用いたジョセフソン論理集積回路に関する研究

この論文をさがす

著者

    • 波多野, 雄治 ハタノ, ユウジ

書誌事項

タイトル

直流駆動フリップフロップを用いたジョセフソン論理集積回路に関する研究

著者名

波多野, 雄治

著者別名

ハタノ, ユウジ

学位授与大学

東京大学

取得学位

博士 (工学)

学位授与番号

乙第10498号

学位授与年月日

1992-01-23

注記・抄録

博士論文

目次

  1. 目次 / (0003.jp2)
  2. 第1章 序論 / p1 (0004.jp2)
  3. 1.1 はじめに / p1 (0004.jp2)
  4. 1.2 本研究の背景と位置付け / p1 (0004.jp2)
  5. 1.3 本研究の目的と概要 / p3 (0005.jp2)
  6. 第2章 基本回路型式の検討 / p5 (0006.jp2)
  7. 2.1 緒言 / p5 (0006.jp2)
  8. 2.2 交流駆動回路の遅延時間評価 / p5 (0006.jp2)
  9. 2.3 直流駆動回路の性能検討 / p8 (0008.jp2)
  10. 2.4 結言 / p12 (0010.jp2)
  11. 第3章 直流駆動フリップフロップの動作原理の検討 / p13 (0010.jp2)
  12. 3.1 緒言 / p13 (0010.jp2)
  13. 3.2 直流駆動フリップフロップの一般化モデル / p13 (0010.jp2)
  14. 3.3 初期状態が定常状態である場合の解析解 / p17 (0012.jp2)
  15. 3.4 直流駆動フリップフロップの安定スイッチング条件 / p18 (0013.jp2)
  16. 3.5 分布定数モデルによる直流駆動フリップフロップスイッチング条件の検討 / p21 (0014.jp2)
  17. 3.6 直流駆動フリップフロップの出力取り出し法と電源供給法の総合比較 / p25 (0016.jp2)
  18. 3.7 結言 / p28 (0018.jp2)
  19. 第4章 直流駆動フリップフロップの特性評価 / p29 (0018.jp2)
  20. 4.1 緒言 / p29 (0018.jp2)
  21. 4.2 縦型磁束結合型素子の信頼性の検討 / p29 (0018.jp2)
  22. 4.3 3ビットカウンタの構成 / p31 (0019.jp2)
  23. 4.4 動作実験結果 / p34 (0021.jp2)
  24. 4.5 結言 / p38 (0023.jp2)
  25. 第5章 直流駆動フリップフロップを併用した交流駆動方式の検討 / p39 (0023.jp2)
  26. 5.1 緒言 / p39 (0023.jp2)
  27. 5.2 単相交流駆動方式と多相交流駆動方式 / p39 (0023.jp2)
  28. 5.3 単相交流駆動方式におけるフリップフロップの構成 / p42 (0025.jp2)
  29. 5.4 直流駆動フリップフロップによる出力バッファの構成 / p44 (0026.jp2)
  30. 5.5 3ビットプロセッサモデルにおける直流駆動フリップフロップの効果の確認 / p50 (0029.jp2)
  31. 5.6 結言 / p53 (0030.jp2)
  32. 第6章 直流駆動併用単相交流駆動方式の4ビットプロセッサ試作への応用 / p55 (0031.jp2)
  33. 6.1 緒言 / p55 (0031.jp2)
  34. 6.2 交流駆動回路部分のブロック分割直列給電法 / p55 (0031.jp2)
  35. 6.3 4ビットプロセッサの設計及び動作実験結果 / p57 (0032.jp2)
  36. 6.4 全直流駆動外部メモリインターフェース回路 / p59 (0033.jp2)
  37. 6.5 外部メモリインターフェース回路付4ビットプロセッサの設計及び動作実験結果 / p63 (0035.jp2)
  38. 6.6 直流駆動併用単相交流駆動方式の今後の課題 / p66 (0037.jp2)
  39. 6.7 結言 / p69 (0038.jp2)
  40. 第7章 ジョセフソン全直流駆動回路の検討 / p70 (0039.jp2)
  41. 7.1 緒言 / p70 (0039.jp2)
  42. 7.2 接合電流密度の増加 / p70 (0039.jp2)
  43. 7.3 スピードアップ接合の導入 / p73 (0040.jp2)
  44. 7.4 チップ上でのクロック発生 / p79 (0043.jp2)
  45. 7.5 全直流駆動回路の設計試作 / p84 (0046.jp2)
  46. 7.6 全直流駆動回路の動作実験結果 / p89 (0048.jp2)
  47. 7.7 直流駆動回路の性能向上策の検討 / p91 (0049.jp2)
  48. 7.8 結言 / p95 (0051.jp2)
  49. 第8章 結論 / p98 (0053.jp2)
  50. 参考文献 / p100 (0054.jp2)
  51. 謝辞 / p105 (0056.jp2)
0アクセス

各種コード

  • NII論文ID(NAID)
    500000098142
  • NII著者ID(NRID)
    • 8000000098371
  • DOI(NDL)
  • NDL書誌ID
    • 000000262456
  • データ提供元
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ