The equipartition method for parallel generation of random numbers 乱数の並列発生のための等分割法

この論文をさがす

著者

    • 牧野, 純 マキノ, ジュン

書誌事項

タイトル

The equipartition method for parallel generation of random numbers

タイトル別名

乱数の並列発生のための等分割法

著者名

牧野, 純

著者別名

マキノ, ジュン

学位授与大学

大阪大学

取得学位

博士 (理学)

学位授与番号

乙第6797号

学位授与年月日

1995-12-22

注記・抄録

博士論文

12195

博士(理学)

1995-12-22

大阪大学

14401乙第06797号

目次

  1. Abstract / (0003.jp2)
  2. Contents / p1 (0004.jp2)
  3. 1 Introduction / p3 (0005.jp2)
  4. 2 Generation of Shift Register Random Numbers on Vector Processors / p7 (0007.jp2)
  5. 2.1 Equipartition method on vector processors / p7 (0007.jp2)
  6. 2.2 Vectorial generation of shift register random numbers / p8 (0008.jp2)
  7. 2.3 Initialization of random vectors / p11 (0009.jp2)
  8. 2.4 Some comments on the vectorial generator / p14 (0011.jp2)
  9. 3 Generation of Shift Register Random Numbers on Distributed Memory Multiprocessors / p16 (0012.jp2)
  10. 3.1 Programming style of distributed memory multiprocessors / p16 (0012.jp2)
  11. 3.2 Random number generation on multiprocessors / p17 (0012.jp2)
  12. 3.3 Sample generator / p20 (0014.jp2)
  13. 4 Lagged-Fibonacci Random Number Generators on Parallel Computers / p24 (0016.jp2)
  14. 4.1 Equipartition method for lagged-Fibonacci sequences / p24 (0016.jp2)
  15. 4.2 Lagged-Fibonacci generators / p25 (0016.jp2)
  16. 4.3 Parallelization / p26 (0017.jp2)
  17. 4.4 Large delay for F(p,q,±) / p27 (0017.jp2)
  18. 4.5 Large delay for F(p,q,﹡) / p30 (0019.jp2)
  19. 4.6 Implementation / p31 (0019.jp2)
  20. 5 Binary Method of Evaluating Remote Terms in a Recurrent Sequence / p36 (0022.jp2)
  21. 5.1 General prescription / p36 (0022.jp2)
  22. 5.2 Shift register generators / p38 (0023.jp2)
  23. 5.3 Additive and subtractive generators / p40 (0024.jp2)
  24. 5.4 Multiplicative generators / p41 (0024.jp2)
  25. 5.5 Comparison to existing algorithms / p43 (0025.jp2)
  26. 6 Structure of Parallelized Random Number Sources / p45 (0026.jp2)
  27. 6.1 Parallelized random number source / p45 (0026.jp2)
  28. 6.2 General theory / p46 (0027.jp2)
  29. 6.3 Applications / p52 (0030.jp2)
  30. 7 Parallelized Feedback Shift Register Generators / p55 (0031.jp2)
  31. 7.1 FSR sequences / p55 (0031.jp2)
  32. 7.2 GFSR generators / p57 (0032.jp2)
  33. 7.3 PFSR generators / p58 (0033.jp2)
  34. 7.4 Phase shift analysis of the PFSR generators / p60 (0034.jp2)
  35. 7.5 Examples / p62 (0035.jp2)
  36. 8 Conclusion / p69 (0038.jp2)
3アクセス

各種コード

  • NII論文ID(NAID)
    500000130558
  • NII著者ID(NRID)
    • 8000000954306
  • DOI(NDL)
  • 本文言語コード
    • eng
  • NDL書誌ID
    • 000000294872
  • データ提供元
    • 機関リポジトリ
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ