MOS SRAMにおける高速化、低消費電力化、及び低電圧化に関する研究

この論文をさがす

著者

    • 村上, 修二 ムラカミ, シュウジ

書誌事項

タイトル

MOS SRAMにおける高速化、低消費電力化、及び低電圧化に関する研究

著者名

村上, 修二

著者別名

ムラカミ, シュウジ

学位授与大学

大阪大学

取得学位

博士 (工学)

学位授与番号

乙第6814号

学位授与年月日

1996-01-12

注記・抄録

博士論文

12214

博士(工学)

1996-01-12

大阪大学

14401乙第06814号

目次

  1. 目次 / 目次1 / (0003.jp2)
  2. 第1章 序章 / p1 (0005.jp2)
  3. 1.1 関連分野の歴史的背景 / p2 (0006.jp2)
  4. 1.2 本研究の目的 / p3 (0007.jp2)
  5. 1.3 本論文の内容 / p4 (0007.jp2)
  6. 1.4 SRAMの動作原理 / p9 (0010.jp2)
  7. 1.5 参考文献 / p11 (0011.jp2)
  8. 第2章 高速化 / p17 (0014.jp2)
  9. 2.1 はじめに / p18 (0015.jp2)
  10. 2.2 データバス・プリチャージ方式 / p18 (0015.jp2)
  11. 2.3 隣接ビット線間容量によるアクセス遅延の解析 / p21 (0017.jp2)
  12. 2.4 結論 / p28 (0020.jp2)
  13. 2.5 参考文献 / p29 (0021.jp2)
  14. 第3章 低消費電力化 / p31 (0022.jp2)
  15. 3.1 はじめに / p32 (0023.jp2)
  16. 3.2 階層的ワード線デコード方式 / p32 (0023.jp2)
  17. 3.3 シングルビット線方式メモリセルの開発 / p38 (0026.jp2)
  18. 3.4 結論 / p49 (0032.jp2)
  19. 3.5 参考文献 / p50 (0032.jp2)
  20. 第4章 低電圧化 / p51 (0033.jp2)
  21. 4.1 はじめに / p52 (0034.jp2)
  22. 4.2 3V電源電圧用メモリセルの開発 / p52 (0034.jp2)
  23. 4.3 結論 / p58 (0037.jp2)
  24. 4.4 参考文献 / p59 (0038.jp2)
  25. 第5章 高信頼性 / p60 (0038.jp2)
  26. 5.1 はじめに / p61 (0039.jp2)
  27. 5.2 ソフトエラー率の低減 / p61 (0039.jp2)
  28. 5.3 メモリセルトランジスタの基板電流解析 / p72 (0045.jp2)
  29. 5.4 結論 / p78 (0048.jp2)
  30. 5.5 参考文献 / p79 (0048.jp2)
  31. 第6章 工学的応用| / p80 (0049.jp2)
  32. 6.1 はじめに / p81 (0050.jp2)
  33. 6.2 超高速アクセス時間256-Kbit CMOS SRAM / p81 (0050.jp2)
  34. 6.3 結論 / p90 (0055.jp2)
  35. 6.4 参考文献 / p91 (0055.jp2)
  36. 第7章 工学的応用∥ / p92 (0056.jp2)
  37. 7.1 はじめに / p93 (0057.jp2)
  38. 7.2 低消費電力・低電圧4-Mbit CMOS SRAM / p93 (0057.jp2)
  39. 7.3 結論 / p104 (0063.jp2)
  40. 7.4 参考文献 / p105 (0063.jp2)
  41. 第8章 結論 / p107 (0064.jp2)
  42. 8.1 本研究の結論 / p108 (0065.jp2)
  43. 8.2 謝辞 / p112 (0067.jp2)
  44. 8.3 研究業績目録 / p113 (0068.jp2)
1アクセス

各種コード

  • NII論文ID(NAID)
    500000130575
  • NII著者ID(NRID)
    • 8000000954323
  • DOI(NDL)
  • NDL書誌ID
    • 000000294889
  • データ提供元
    • 機関リポジトリ
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ