MOS SRAMにおける高速化、低消費電力化、及び低電圧化に関する研究
Access this Article
Search this Article
Author
Bibliographic Information
- Title
-
MOS SRAMにおける高速化、低消費電力化、及び低電圧化に関する研究
- Author
-
村上, 修二
- Author(Another name)
-
ムラカミ, シュウジ
- University
-
大阪大学
- Types of degree
-
博士 (工学)
- Grant ID
-
乙第6814号
- Degree year
-
1996-01-12
Note and Description
博士論文
Table of Contents
- 目次 / 目次1 / (0003.jp2)
- 第1章 序章 / p1 (0005.jp2)
- 1.1 関連分野の歴史的背景 / p2 (0006.jp2)
- 1.2 本研究の目的 / p3 (0007.jp2)
- 1.3 本論文の内容 / p4 (0007.jp2)
- 1.4 SRAMの動作原理 / p9 (0010.jp2)
- 1.5 参考文献 / p11 (0011.jp2)
- 第2章 高速化 / p17 (0014.jp2)
- 2.1 はじめに / p18 (0015.jp2)
- 2.2 データバス･プリチャージ方式 / p18 (0015.jp2)
- 2.3 隣接ビット線間容量によるアクセス遅延の解析 / p21 (0017.jp2)
- 2.4 結論 / p28 (0020.jp2)
- 2.5 参考文献 / p29 (0021.jp2)
- 第3章 低消費電力化 / p31 (0022.jp2)
- 3.1 はじめに / p32 (0023.jp2)
- 3.2 階層的ワード線デコード方式 / p32 (0023.jp2)
- 3.3 シングルビット線方式メモリセルの開発 / p38 (0026.jp2)
- 3.4 結論 / p49 (0032.jp2)
- 3.5 参考文献 / p50 (0032.jp2)
- 第4章 低電圧化 / p51 (0033.jp2)
- 4.1 はじめに / p52 (0034.jp2)
- 4.2 3V電源電圧用メモリセルの開発 / p52 (0034.jp2)
- 4.3 結論 / p58 (0037.jp2)
- 4.4 参考文献 / p59 (0038.jp2)
- 第5章 高信頼性 / p60 (0038.jp2)
- 5.1 はじめに / p61 (0039.jp2)
- 5.2 ソフトエラー率の低減 / p61 (0039.jp2)
- 5.3 メモリセルトランジスタの基板電流解析 / p72 (0045.jp2)
- 5.4 結論 / p78 (0048.jp2)
- 5.5 参考文献 / p79 (0048.jp2)
- 第6章 工学的応用| / p80 (0049.jp2)
- 6.1 はじめに / p81 (0050.jp2)
- 6.2 超高速アクセス時間256-Kbit CMOS SRAM / p81 (0050.jp2)
- 6.3 結論 / p90 (0055.jp2)
- 6.4 参考文献 / p91 (0055.jp2)
- 第7章 工学的応用∥ / p92 (0056.jp2)
- 7.1 はじめに / p93 (0057.jp2)
- 7.2 低消費電力･低電圧4-Mbit CMOS SRAM / p93 (0057.jp2)
- 7.3 結論 / p104 (0063.jp2)
- 7.4 参考文献 / p105 (0063.jp2)
- 第8章 結論 / p107 (0064.jp2)
- 8.1 本研究の結論 / p108 (0065.jp2)
- 8.2 謝辞 / p112 (0067.jp2)
- 8.3 研究業績目録 / p113 (0068.jp2)
