再帰トーラス結合アーキテクチャに基づく並列画像理解に関する研究
Access this Article
Search this Article
Author
Bibliographic Information
- Title
-
再帰トーラス結合アーキテクチャに基づく並列画像理解に関する研究
- Author
-
青山, 正人
- Author(Another name)
-
アオヤマ, マサヒト
- University
-
岡山大学
- Types of degree
-
博士 (工学)
- Grant ID
-
甲第1513号
- Degree year
-
1996-03-25
Note and Description
博士論文
Table of Contents
- 要旨 (3コマ目)
- 目次/p1 (6コマ目)
- 1 序論/p1 (8コマ目)
- 1.1 研究の背景/p1 (8コマ目)
- 1.2 研究の目的/p2 (9コマ目)
- 1.3 論文の構成/p3 (9コマ目)
- 2 再帰トーラス結合アーキテクチャ(RTA)/p6 (11コマ目)
- 2.1 はじめに/p6 (11コマ目)
- 2.2 再帰トーラス結合アーキテクチャの基本的考え方/p6 (11コマ目)
- 2.3 1次元RTA/p8 (12コマ目)
- 2.4 2次元RTA/p21 (19コマ目)
- 2.5 n次元RTA/p30 (23コマ目)
- 2.6 まとめ/p30 (23コマ目)
- 3 並列画像理解用計算機RTA/1の設計/p32 (24コマ目)
- 3.1 はじめに/p32 (24コマ目)
- 3.2 並列画像理解用計算機RTA/1の構成/p33 (25コマ目)
- 3.3 割り込み機能の設計/p39 (28コマ目)
- 3.4 スイッチ制御機構の設計/p41 (29コマ目)
- 3.5 画像入出力機構の設計/p45 (31コマ目)
- 3.6 並列処理支援機能の設計/p50 (33コマ目)
- 3.7 並列処理手順の設計/p54 (35コマ目)
- 3.8 まとめ/p64 (40コマ目)
- 4 実験機RTA/Oの試作･実験/p66 (41コマ目)
- 4.1 はじめに/p66 (41コマ目)
- 4.2 実験機RTA/0のハードウェア構成/p66 (41コマ目)
- 4.3 基本ハードウェア機能の性能評価/p73 (45コマ目)
- 4.4 まとめ/p85 (51コマ目)
- 5 RTA/1におけるデータレベル並列処理方式/p86 (51コマ目)
- 5.1 はじめに/p86 (51コマ目)
- 5.2 データセットと基本演算パターン/p87 (52コマ目)
- 5.3 基本演算パターンの並列化/p88 (52コマ目)
- 5.4 RTA/1での実現法/p91 (54コマ目)
- 5.5 データレベル並列処理過程の構成/p100 (58コマ目)
- 5.6 まとめ/p103 (60コマ目)
- 6 並列対象認識過程の設計/p104 (60コマ目)
- 6.1 はじめに/p104 (60コマ目)
- 6.2 画像処理過程/p104 (60コマ目)
- 6.3 画像解析過程/p108 (62コマ目)
- 6.4 対象認識過程/p109 (63コマ目)
- 6.5 まとめ/p109 (63コマ目)
- 7 並列対象認識過程の性能評価/p111 (64コマ目)
- 7.1 はじめに/p111 (64コマ目)
- 7.2 処理対象画像/p111 (64コマ目)
- 7.3 画像処理過程/p116 (67コマ目)
- 7.4 画像解析過程/p121 (69コマ目)
- 7.5 対象認識過程/p137 (77コマ目)
- 7.6 まとめ/p141 (79コマ目)
- 8 結論/p143 (80コマ目)
- 参考文献/p145 (81コマ目)
- 関連発表/p148 (83コマ目)
- A 付録(実験機RTA/0の回路)/p150 (84コマ目)
- A.1 バス･インタフェース/p150 (84コマ目)
- A.2 CP/p151 (85コマ目)
- A.3 PE/p154 (86コマ目)
- A.4 SC/p157 (88コマ目)