マイクロ波集積回路の高密度化に関する研究

この論文をさがす

著者

    • 石川, 高英 イシカワ, タカヒデ

書誌事項

タイトル

マイクロ波集積回路の高密度化に関する研究

著者名

石川, 高英

著者別名

イシカワ, タカヒデ

学位授与大学

電気通信大学

取得学位

博士 (工学)

学位授与番号

博甲第77号

学位授与年月日

1996-03-22

注記・抄録

博士論文

目次

  1. 目次 / p1 (0006.jp2)
  2. 1.まえがき / p1 (0007.jp2)
  3. 1.1 マイクロ波集積回路の歴史的背景 / p1 (0007.jp2)
  4. 1.2 マイクロ波集積回路の構成 / p2 (0008.jp2)
  5. 1.3 マイクロ波集積回路の高密度化の背景 / p21 (0018.jp2)
  6. 1.4 研究の目的と論文の構成 / p22 (0018.jp2)
  7. 参考文献 / p25 (0020.jp2)
  8. 2.マイクロ波集積回路の高密度化のための諸条件 / p27 (0021.jp2)
  9. 2.1 伝送線路に対する条件 / p29 (0022.jp2)
  10. 2.2 能動素子に対する条件 / p32 (0023.jp2)
  11. 2.3 受動素子に対する条件 / p37 (0026.jp2)
  12. 2.4 高密度化のための回路最適化法 / p38 (0026.jp2)
  13. 参考文献 / p40 (0027.jp2)
  14. 3.高密度化のための受動素子 / p42 (0028.jp2)
  15. 3.1 埋め込み型マイクロストリップ線路 / p42 (0028.jp2)
  16. 3.2 結合分布線路理論に基づくクロストーク評価のための解析法 / p48 (0031.jp2)
  17. 3.3 方形境界分割法による準TEM波解析 / p57 (0036.jp2)
  18. 3.4 方形境界分割法によるBMSLの解析結果 / p69 (0042.jp2)
  19. 3.5 FDTD法によるBMSLの詳細な解析 / p83 (0049.jp2)
  20. 3.6 実験による数値解析結果の検証 / p101 (0058.jp2)
  21. 3.7 まとめ / p119 (0067.jp2)
  22. 参考文献 / p120 (0067.jp2)
  23. 4.高密度化のための能動素子 / p122 (0068.jp2)
  24. 4.1 熱抵抗低減のための方策 / p122 (0068.jp2)
  25. 4.2 埋め込みPHS FET / p131 (0073.jp2)
  26. 4.3 埋め込みPHS FETの構造最適化 / p134 (0074.jp2)
  27. 4.4 埋め込みPHS FETの試作 / p137 (0076.jp2)
  28. 4.5 埋め込みPHS FETの評価結果 / p140 (0077.jp2)
  29. 4.6 まとめ / p148 (0081.jp2)
  30. 参考文献 / p149 (0082.jp2)
  31. 5.高密度化のために必要な関連技術 / p151 (0083.jp2)
  32. 5.1 高密度化のためのマイクロ波集積回路の修正技術 / p151 (0083.jp2)
  33. 5.2 高密度化集積回路の信頼度 / p181 (0098.jp2)
  34. 参考文献 / p200 (0107.jp2)
  35. 6.あとがき / p202 (0108.jp2)
  36. 謝辞 / p205 (0110.jp2)
  37. 論文目録 / p207 (0111.jp2)
  38. 参考文献 / p208 (0111.jp2)
4アクセス

各種コード

  • NII論文ID(NAID)
    500000132149
  • NII著者ID(NRID)
    • 8000000966771
  • DOI(NDL)
  • NDL書誌ID
    • 000000296463
  • データ提供元
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ