論理LSIの自動設計における標準セルとマクロセル混在LSIの配置配線手法の研究

この論文をさがす

著者

    • 早瀬, 道芳 ハヤセ, ミチヨシ

書誌事項

タイトル

論理LSIの自動設計における標準セルとマクロセル混在LSIの配置配線手法の研究

著者名

早瀬, 道芳

著者別名

ハヤセ, ミチヨシ

学位授与大学

京都大学

取得学位

博士 (工学)

学位授与番号

乙第9262号

学位授与年月日

1996-05-23

注記・抄録

博士論文

本文データは平成22年度国立国会図書館の学位論文(博士)のデジタル化実施により作成された画像ファイルを基にpdf変換したものである

新制・論文博士

乙第9262号

論工博第3126号

目次

  1. 論文目録 / (0001.jp2)
  2. 目次 / p2 (0005.jp2)
  3. 第1章 序論 / p4 (0006.jp2)
  4. 1.1 目的 / p4 (0006.jp2)
  5. 1.2 本研究の位置付 / p5 (0006.jp2)
  6. 1.3 本研究の構成 / p6 (0007.jp2)
  7. 第2章 論理LSIの自動設計 / p9 (0008.jp2)
  8. 2.1 はじめに / p9 (0008.jp2)
  9. 2.2 論理LSIの設計工程 / p9 (0008.jp2)
  10. 2.3 階層レイアウト設計方式 / p11 (0009.jp2)
  11. 2.4 自動配置手法 / p13 (0010.jp2)
  12. 2.5 自動配線手法 / p15 (0011.jp2)
  13. 第3章 最小配線長問題 / p24 (0016.jp2)
  14. 3.1 はじめに / p24 (0016.jp2)
  15. 3.2 最小配線長問題 / p24 (0016.jp2)
  16. 3.3 スパンニング木 / p24 (0016.jp2)
  17. 3.4 スタイナ木 / p25 (0016.jp2)
  18. 3.5 λ-幾何のスタイナ木 / p26 (0017.jp2)
  19. 第4章 λ-幾何のスタイナ木作成法 / p27 (0017.jp2)
  20. 4.1 はじめに / p27 (0017.jp2)
  21. 4.2 λ-幾何のスタイナ木問題 / p27 (0017.jp2)
  22. 4.3 従来のλ-幾何のスタイナ木作成法 / p27 (0017.jp2)
  23. 4.4 λ-幾何のスタイナ木の性質 / p28 (0018.jp2)
  24. 4.5 λ-幾何のスタイナ木作成法 / p36 (0022.jp2)
  25. 4.6 評価結果 / p45 (0026.jp2)
  26. 4.7 本章のまとめ / p46 (0027.jp2)
  27. 第5章 標準セルとマクロセル混在ブロック内配置配線 / p48 (0028.jp2)
  28. 5.1 はじめに / p48 (0028.jp2)
  29. 5.2 標準セルとマクロセル混在配置配線問題 / p48 (0028.jp2)
  30. 5.3 標準セルとマクロセル混在レイアウトモデル / p48 (0028.jp2)
  31. 5.4 従来の配置配線手法 / p52 (0030.jp2)
  32. 5.5 セル配置 / p52 (0030.jp2)
  33. 5.6 サブブロック内配線 / p53 (0030.jp2)
  34. 5.7 サブブロック間配線 / p60 (0034.jp2)
  35. 5.8 評価結果 / p64 (0036.jp2)
  36. 5.9 本章のまとめ / p64 (0036.jp2)
  37. 第6章 ブロック間配線 / p65 (0036.jp2)
  38. 6.1 はじめに / p65 (0036.jp2)
  39. 6.2 ブロック間配線問題 / p65 (0036.jp2)
  40. 6.3 従来手法 / p66 (0037.jp2)
  41. 6.4 単純サイクルチャネル巡回配線法 / p66 (0037.jp2)
  42. 6.5 電源配線 / p72 (0040.jp2)
  43. 6.6 ボンディングパッドの配置配線 / p73 (0040.jp2)
  44. 6.7 評価結果 / p74 (0041.jp2)
  45. 6.8 本章のまとめ / p74 (0041.jp2)
  46. 第7章 知識の記憶最小表現 / p76 (0042.jp2)
  47. 7.1 はじめに / p76 (0042.jp2)
  48. 7.2 等価性と非冗長積和論理 / p76 (0042.jp2)
  49. 7.3 二分決定グラフによる非冗長積和論理の生成 / p77 (0042.jp2)
  50. 7.4 巡回含意法による極小化 / p77 (0042.jp2)
  51. 7.5 記憶最小表現 / p80 (0044.jp2)
  52. 7.6 評価結果 / p82 (0045.jp2)
  53. 7.7 本章のまとめ / p83 (0045.jp2)
  54. 第8章 結論 / p84 (0046.jp2)
  55. 8.1 本研究のまとめ / p84 (0046.jp2)
  56. 8.2 今後の課題 / p86 (0047.jp2)
  57. 謝辞 / p88 (0048.jp2)
  58. 参考文献 / p89 (0048.jp2)
1アクセス

各種コード

  • NII論文ID(NAID)
    500000133185
  • NII著者ID(NRID)
    • 8000000967755
  • DOI(NDL)
  • 本文言語コード
    • jpn
  • NDL書誌ID
    • 000000297499
  • データ提供元
    • 機関リポジトリ
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ