大規模回路シミュレーションの研究

この論文をさがす

著者

    • 鹿毛, 哲郎 カゲ, テツロウ

書誌事項

タイトル

大規模回路シミュレーションの研究

著者名

鹿毛, 哲郎

著者別名

カゲ, テツロウ

学位授与大学

九州工業大学

取得学位

博士 (情報工学)

学位授与番号

甲第10号

学位授与年月日

1996-03-25

注記・抄録

博士論文

目次

  1. 目次 / 0-3 / (0004.jp2)
  2. 第1章 序論 / 1-1 / (0007.jp2)
  3. 1.1.LSI設計と回路シミュレーションの役割 / 1-1 / (0007.jp2)
  4. 1.2.回路シミュレーション技術の現状と課題 / 1-4 / (0009.jp2)
  5. 1.3.VLSI回路シミュレーションと本論文の視点 / 1-6 / (0010.jp2)
  6. 第2章 標準回路シミュレーション / 2-1 / (0012.jp2)
  7. 2.1.LSI回路設計 / 2-1 / (0012.jp2)
  8. 2.2.デバイスモデル / 2-4 / (0013.jp2)
  9. 2.3.回路シミュレータの解析機能 / 2-13 / (0018.jp2)
  10. 2.4.標準回路シミュレーションの解析手法 / 2-16 / (0019.jp2)
  11. 第3章 ベクトル計算機による高速解析 / 3-1 / (0025.jp2)
  12. 3.1.ベクトル計算機 / 3-1 / (0025.jp2)
  13. 3.2.回路シミュレーションのベクトル化の課題 / 3-4 / (0027.jp2)
  14. 3.3.モデル評価処理のベクトル化 / 3-8 / (0029.jp2)
  15. 3.4.行列求解のベクトル化 / 3-11 / (0030.jp2)
  16. 3.5.ベクトル化解析の実行結果 / 3-16 / (0033.jp2)
  17. 3.6.第3章のまとめ / 3-20 / (0035.jp2)
  18. 第4章 大規模回路シミュレーション法 / 4-1 / (0036.jp2)
  19. 4.1.大規模回路シミュレーションの問題 / 4-1 / (0036.jp2)
  20. 4.2.トポロジカル分割 / 4-5 / (0038.jp2)
  21. 4.3.緩和分割 / 4-14 / (0042.jp2)
  22. 4.4.大規模回路シミュレータの実際例 / 4-24 / (0047.jp2)
  23. 4.5.第4章のまとめ / 4-37 / (0054.jp2)
  24. 第5章 非線形ブロック緩和法回路シミュレーション / 5-1 / (0055.jp2)
  25. 5.1.MOS VLSI回路の分割性 / 5-2 / (0055.jp2)
  26. 5.2.非線形緩和法によるアプローチ / 5-6 / (0057.jp2)
  27. 5.3.分割回路シミュレーションの時間進行法 / 5-9 / (0059.jp2)
  28. 5.4.非線形ブロック緩和法MOS回路シミュレータの開発 / 5-14 / (0061.jp2)
  29. 5.5.非線形ブロック緩和法MOS回路シミュレーションの実行結果 / 5-21 / (0065.jp2)
  30. 5.6.第5章のまとめ / 5-24 / (0066.jp2)
  31. 第6章 直接法並列回路シミュレーション / 6-1 / (0067.jp2)
  32. 6.1.マルチプロセッサ並列計算機 / 6-2 / (0068.jp2)
  33. 6.2.直接法並列回路シミュレーションのアプローチ / 6-6 / (0070.jp2)
  34. 6.3.回路分割と結合行列 / 6-11 / (0072.jp2)
  35. 6.4.分割回路シミュレーションの並列処理方法 / 6-17 / (0075.jp2)
  36. 6.5.並列回路シミュレーションの実行結果 / 6-24 / (0079.jp2)
  37. 6.6.第6章のまとめ / 6-26 / (0080.jp2)
  38. 第7章 ブロック緩和法並列回路シミュレーション / 7-1 / (0081.jp2)
  39. 7.1.ブロック緩和法 / 7-2 / (0081.jp2)
  40. 7.2.ブロック緩和法回路シミュレーションの方法 / 7-6 / (0083.jp2)
  41. 7.3.BBD行列ブロック緩和法(緩和法1) / 7-8 / (0084.jp2)
  42. 7.4.分割節点割り付けブロック緩和法(緩和法2) / 7-13 / (0087.jp2)
  43. 7.5.オーバーラップブロック緩和法(緩和法3) / 7-17 / (0089.jp2)
  44. 7.6.第7章のまとめ / 7-22 / (0091.jp2)
  45. 第8章 結言 / 8-1 / (0093.jp2)
  46. 8.1.本論文のまとめ / 8-1 / (0093.jp2)
  47. 8.2.今後の課題 / 8-3 / (0094.jp2)
  48. <謝辞> / x-1 / (0095.jp2)
  49. [参考文献] / x-2 / (0096.jp2)
  50. [発表論文一覧] / x-7 / (0098.jp2)
17アクセス

各種コード

  • NII論文ID(NAID)
    500000133879
  • NII著者ID(NRID)
    • 8000000973075
  • DOI(NDL)
  • 本文言語コード
    • jpn
  • NDL書誌ID
    • 000000298193
  • データ提供元
    • 機関リポジトリ
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ