Low-voltage design of current-mode integrated circuits for analog signal processing アナログ信号処理用電流モード集積回路の低電圧設計に関する研究

この論文をさがす

著者

    • 石塚, 洋一 イシズカ, ヨウイチ

書誌事項

タイトル

Low-voltage design of current-mode integrated circuits for analog signal processing

タイトル別名

アナログ信号処理用電流モード集積回路の低電圧設計に関する研究

著者名

石塚, 洋一

著者別名

イシズカ, ヨウイチ

学位授与大学

熊本大学

取得学位

博士 (工学)

学位授与番号

甲第47号

学位授与年月日

1996-03-26

注記・抄録

博士論文

目次

  1. Contents / p1 (0003.jp2)
  2. Chapter1 Introduction / p1 (0006.jp2)
  3. Chapter2 1V supply voltage Bi-CMOS current-mode circuits / p9 (0014.jp2)
  4. 2.1 1V supply voltage Bi-CMOS current mirror / p10 (0015.jp2)
  5. 2.2 1V supply voltage Bi-CMOS current comparator / p19 (0024.jp2)
  6. 2.3 Performance evaluations / p23 (0028.jp2)
  7. 2.4 Concluding remarks / p32 (0037.jp2)
  8. Chapter3 1V supply voltage Bi-CMOS current-mode A/D converters / p33 (0038.jp2)
  9. 3.1 Design of A/D converters / p34 (0039.jp2)
  10. 3.2 Performance evaluation / p42 (0047.jp2)
  11. 3.3 Concluding remarks / p44 (0049.jp2)
  12. Chapter4 Bi-CMOS current-mode fuzzy inference circuit and its optimization / p45 (0050.jp2)
  13. 4.1 Optimization of fuzzy inference by a neural network / p46 (0051.jp2)
  14. 4.2 1V supply voltage Bi-CMOS current-mode fuzzy inference circuit / p58 (0063.jp2)
  15. 4.3 Concluding remarks / p67 (0072.jp2)
  16. Chapter5 Continuous-time CMOS current-mode filters / p68 (0073.jp2)
  17. 5.1 Continuous-time CMOS current-mode integrators / p70 (0075.jp2)
  18. 5.2 Continuous-time current-mode filter design / p85 (0090.jp2)
  19. 5.3 Performance evaluation / p87 (0092.jp2)
  20. 5.4 System layout / p97 (0102.jp2)
  21. 5.5 Concluding remarks / p103 (0108.jp2)
  22. Chapter6 Conclusion / p104 (0109.jp2)
  23. Acknowledgment / p106 (0111.jp2)
  24. Appendix A / p107 (0112.jp2)
  25. A.1 CMOS current mirrors / p107 (0112.jp2)
  26. A.2 I²L current mirror / p110 (0115.jp2)
  27. Appendix B / p112 (0117.jp2)
  28. B.1 Generating type method / p112 (0117.jp2)
  29. B.2 The algorithm and simulations of the proposed optimization method / p116 (0121.jp2)
  30. Appendix C Simulation Parameters / p123 (0128.jp2)
  31. Appendix D Symbols and Notations / p126 (0131.jp2)
  32. References / p128 (0133.jp2)
0アクセス

各種コード

  • NII論文ID(NAID)
    500000134111
  • NII著者ID(NRID)
    • 8000000973223
  • DOI(NDL)
  • NDL書誌ID
    • 000000298425
  • データ提供元
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ