【12/14(木)17時より】CiNiiの常時SSL化(HTTPS接続)について

大容量半導体メモリの高性能化と高機能化に関する研究

この論文をさがす

著者

    • 安岡, 晶彦 ヤスオカ, アキヒコ

書誌事項

タイトル

大容量半導体メモリの高性能化と高機能化に関する研究

著者名

安岡, 晶彦

著者別名

ヤスオカ, アキヒコ

学位授与大学

大阪大学

取得学位

博士 (工学)

学位授与番号

乙第7208号

学位授与年月日

1997-03-25

注記・抄録

博士論文

14401乙第07208号

博士(工学)

大阪大学

1997-03-25

13274

目次

  1. 目次 / p3 (0004.jp2)
  2. 第1章 序論 / p1 (0005.jp2)
  3. 1-1 はじめに / p1 (0005.jp2)
  4. 1-2 マイクロプロセッサの発展と現状 / p1 (0005.jp2)
  5. 1-3 メモリの大容量化 / p2 (0006.jp2)
  6. 1-4 メモリの高速化 / p4 (0007.jp2)
  7. 1-5 メモリの低消費電力化 / p6 (0008.jp2)
  8. 1-6 高機能化 / p8 (0009.jp2)
  9. 1-7 メモリを支える要素技術の進展(SOI技術) / p8 (0009.jp2)
  10. 1-8 本研究の目的と構成 / p10 (0010.jp2)
  11. 第2章 大規模・高速化技術 / p15 (0012.jp2)
  12. 2-1 はじめに / p15 (0012.jp2)
  13. 2-2 高速化チップ設計 / p15 (0012.jp2)
  14. 2-3 まとめ / p22 (0016.jp2)
  15. 第3章 低電圧・低消費電力技術(低電圧・低消費電力SOIDRAM技術) / p24 (0017.jp2)
  16. 3-1 はじめに / p24 (0017.jp2)
  17. 3-2 SOIDRAMの特徴 / p24 (0017.jp2)
  18. 3-3 SOIDRAMメモリーセルにおける基板浮遊効果 / p30 (0020.jp2)
  19. 3-4 低電圧・高性能SOIDRAMの回路設計 / p34 (0022.jp2)
  20. 3-5 まとめ / p40 (0025.jp2)
  21. 第4章 DRAM用SOI構造・プロセス技術開発 / p43 (0026.jp2)
  22. 4-1 はじめに / p43 (0026.jp2)
  23. 4-2 LOCOS分離SOI-MOSFETにおける寄生トランジスタの解析 / p43 (0026.jp2)
  24. 4-3 寄生MOSFETに与えるSOI/酸化膜界面の固定電荷の影響 / p48 (0029.jp2)
  25. 4-4 まとめ / p55 (0032.jp2)
  26. 第5章 微細構造プロセスにおける共通課題 / p59 (0034.jp2)
  27. 5-1 スコープ / p59 (0034.jp2)
  28. 5-2 窒素注入効果 / p60 (0035.jp2)
  29. 5-3 高信頼性ゲート酸化膜 / p71 (0040.jp2)
  30. 5-4 微細パターンの形成 / p77 (0043.jp2)
  31. 第6章 結論 / p89 (0049.jp2)
  32. 謝辞 / p93 (0051.jp2)
  33. 研究業績目録 / p94 (0052.jp2)
  34. 略号表 / p96 (0053.jp2)
0アクセス

各種コード

  • NII論文ID(NAID)
    500000150180
  • NII著者ID(NRID)
    • 8000001061034
  • DOI(NDL)
  • NDL書誌ID
    • 000000314494
  • データ提供元
    • 機関リポジトリ
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ