【12/14(木)17時より】CiNiiの常時SSL化(HTTPS接続)について

電流モードカオスニューラルネットワーク回路の設計とその巡回セールスマン問題への適用

この論文をさがす

著者

    • 狩野, 修男 カノウ, ノブオ

書誌事項

タイトル

電流モードカオスニューラルネットワーク回路の設計とその巡回セールスマン問題への適用

著者名

狩野, 修男

著者別名

カノウ, ノブオ

学位授与大学

東京電機大学

取得学位

博士 (工学)

学位授与番号

甲第26号

学位授与年月日

1997-03-18

注記・抄録

博士論文

目次

  1. 目次 / p1 (0003.jp2)
  2. 謝辞 / p4 (0006.jp2)
  3. あらまし / p5 (0007.jp2)
  4. 1 序論 / p1 (0009.jp2)
  5. 1.1 研究の背景 / p1 (0009.jp2)
  6. 1.2 研究の目的 / p5 (0013.jp2)
  7. 1.3 研究の概要 / p6 (0014.jp2)
  8. 2 カオスニューロンモデル / p10 (0018.jp2)
  9. 2.1 ニューロンのモデル化とその応答 / p10 (0018.jp2)
  10. 2.2 カオスニューロンモデルの導出 / p11 (0019.jp2)
  11. 2.3 カオスニューロンモデルのハードウェア化への考察 / p16 (0024.jp2)
  12. 3 電流モード回路によるカオスニューロンモデルの実装 / p20 (0028.jp2)
  13. 3.1 カオスニューロンモデルの電子回路モデル / p20 (0028.jp2)
  14. 3.2 非線形特性を直接実装する回路構成 / p23 (0031.jp2)
  15. 3.3 積分器を用いたカオスニューロン回路の実装方法 / p28 (0036.jp2)
  16. 3.4 第二世代型スイッチトカレント積分器を用いたカオスニューロン回路 / p32 (0040.jp2)
  17. 3.5 カオスニューロン回路の構成要素の検討および選定 / p37 (0045.jp2)
  18. 3.6 カオスニューロン回路のSPICEシミュレーション / p44 (0052.jp2)
  19. 3.7 TSPのための電流モードカオスニューロン回路 / p46 (0054.jp2)
  20. 4 電流モードカオスニューラルネットワーク回路の設計 / p52 (0060.jp2)
  21. 4.1 カオスニューラルネットワークによるTSPの解法 / p52 (0060.jp2)
  22. 4.2 区分線形出力関数の伝達特性の影響 / p60 (0068.jp2)
  23. 4.3 ネットワークパラメータの最適化 / p64 (0072.jp2)
  24. 4.4 有限シナプス精度が解法能力に与える影響 / p74 (0082.jp2)
  25. 5 カオス的ア二ーリングの実現 / p82 (0090.jp2)
  26. 5.1 シミュレーテッドアニーリング / p82 (0090.jp2)
  27. 5.2 カオス的ア二ーリングのためのニューラルネットワークモデル / p84 (0092.jp2)
  28. 5.3 カオスニューロン回路におけるトランジェントカオスの実現 / p85 (0093.jp2)
  29. 5.4 10都市のTSPにおけるシミュレーション / p89 (0097.jp2)
  30. 5.5 同期型ネットワークにおけるシミュレーション / p93 (0101.jp2)
  31. 6 結論 / p98 (0106.jp2)
  32. 6.1 本研究の内容および成果 / p98 (0106.jp2)
  33. 6.2 今後の課題 / p99 (0107.jp2)
  34. A 電流モードカオスニューロン回路のネットリスト / p100 (0108.jp2)
  35. A.1 SPICE用回路図 / p100 (0108.jp2)
  36. A.2 ネットリスト(HSPCE用) / p101 (0109.jp2)
  37. 研究業績一覧 / p105 (0113.jp2)
0アクセス

各種コード

  • NII論文ID(NAID)
    500000151227
  • NII著者ID(NRID)
    • 8000001068176
  • DOI(NDL)
  • NDL書誌ID
    • 000000315541
  • データ提供元
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ