【12/14(木)17時より】CiNiiの常時SSL化(HTTPS接続)について

CMOS集積回路における基板雑音の計測・低減方法に関する研究

この論文をさがす

著者

    • 福田, 恵子 フクダ, ケイコ

書誌事項

タイトル

CMOS集積回路における基板雑音の計測・低減方法に関する研究

著者名

福田, 恵子

著者別名

フクダ, ケイコ

学位授与大学

上智大学

取得学位

博士 (工学)

学位授与番号

乙第141号

学位授与年月日

1998-03-10

注記・抄録

博士論文

目次

  1. 要旨 / (0004.jp2)
  2. 目次 / (0005.jp2)
  3. 第1章 序論 / p1 (0006.jp2)
  4. 1.1 本研究の背景 / p1 (0006.jp2)
  5. 1.2 CMOS集積回路における雑音の影響 / p3 (0007.jp2)
  6. 1.3 CMOS集積回路における基板雑音の対策 / p5 (0008.jp2)
  7. 1.4 本研究の目的と役割 / p10 (0011.jp2)
  8. 第1部 電圧比較器による基板雑音の計測 / p14 (0013.jp2)
  9. 第2章 統計処理手法を用いた電圧比較器による基板雑音の計測法の提案 / p14 (0013.jp2)
  10. 2.1 緒言 / p14 (0013.jp2)
  11. 2.2 基板雑音の計測法 / p15 (0014.jp2)
  12. 2.3 シミュレーションによる計測法の検証 / p19 (0016.jp2)
  13. 2.4 テストICの構成 / p21 (0017.jp2)
  14. 2.5 計測装置の構成 / p25 (0019.jp2)
  15. 2.6 計測結果 / p26 (0019.jp2)
  16. 2.7 結論 / p31 (0022.jp2)
  17. 第3章 等価サンプリング法を用いた電圧比較器による基板雑音波形の計測 / p33 (0023.jp2)
  18. 3.1 緒言 / p33 (0023.jp2)
  19. 3.2 等価サンプリングによる基板雑音波形の再生方法 / p33 (0023.jp2)
  20. 3.3 電圧比較器の構成 / p35 (0024.jp2)
  21. 3.4 電圧比較器への基板雑音伝達経路の解析 / p38 (0025.jp2)
  22. 3.5 計測方法 / p41 (0027.jp2)
  23. 3.6 計測結果 / p45 (0029.jp2)
  24. 3.7 結論 / p47 (0030.jp2)
  25. 第2部 基板雑音低減、補償方法に関する検討 / p49 (0031.jp2)
  26. 第4章 基板雑音の低減策の検証 / p49 (0031.jp2)
  27. 4.1 緒言 / p49 (0031.jp2)
  28. 4.2 基板雑音の低減策 / p50 (0032.jp2)
  29. 4.3 簡易回路シミュレーションによる基板雑音伝播経路の基礎検討 / p51 (0032.jp2)
  30. 4.4 計測回路及び計測系の構成 / p56 (0035.jp2)
  31. 4.5 計測結果 / p59 (0036.jp2)
  32. 4.6 結論 / p61 (0037.jp2)
  33. 第5章 アクティブガードバンドフィルタによる基板雑音の低減 / p63 (0038.jp2)
  34. 5.1 緒言 / p63 (0038.jp2)
  35. 5.2 アクティブガードバンドフィルタ / p63 (0038.jp2)
  36. 5.3 簡易モデルによる検討 / p65 (0039.jp2)
  37. 5.4 実験回路構成 / p68 (0041.jp2)
  38. 5.5 実験結果 / p70 (0042.jp2)
  39. 5.6 実用化の課題 / p72 (0043.jp2)
  40. 5.7 寄生インピーダンスの影響の基礎検討 / p74 (0044.jp2)
  41. 5.8 雑音の基板内分布の解析の一例 / p77 (0045.jp2)
  42. 5.9 結論 / p82 (0048.jp2)
  43. 第6章 電圧比較器による基板雑音の検出・補正方法の提案 / p84 (0049.jp2)
  44. 6.1 緒言 / p84 (0049.jp2)
  45. 6.2 電圧比較器による基板雑音の選択的検出法の提案 / p85 (0050.jp2)
  46. 6.3 回路シミュレーションによる雑音検出用電圧比較器の評価 / p89 (0052.jp2)
  47. 6.4 雑音検出回路の構成 / p92 (0053.jp2)
  48. 6.5 計測方法 / p94 (0054.jp2)
  49. 6.6 計測結果 / p98 (0056.jp2)
  50. 6.7 基板雑音の補正回路への展開 / p100 (0057.jp2)
  51. 6.8 結論 / p103 (0059.jp2)
  52. 第7章 総論 / p105 (0060.jp2)
  53. 第8章 謝辞 / p110 (0063.jp2)
  54. 第9章 著者論文、学会発表一覧 / p111 (0064.jp2)
0アクセス

各種コード

  • NII論文ID(NAID)
    500000154451
  • NII著者ID(NRID)
    • 8000001093449
  • DOI(NDL)
  • NDL書誌ID
    • 000000318765
  • データ提供元
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ