絶縁膜上薄膜単結晶シリコン基板 (TF-SOI) における素子分離技術とそのロジックLSIへの適用に関する研究
この論文にアクセスする
この論文をさがす
著者
書誌事項
- タイトル
-
絶縁膜上薄膜単結晶シリコン基板 (TF-SOI) における素子分離技術とそのロジックLSIへの適用に関する研究
- 著者名
-
岩松, 俊明
- 著者別名
-
イワマツ, トシアキ
- 学位授与大学
-
大阪大学
- 取得学位
-
博士 (工学)
- 学位授与番号
-
乙第7418号
- 学位授与年月日
-
1998-02-18
注記・抄録
博士論文
目次
- 目次 / (0004.jp2)
- 第1章 序章 / p1 (0005.jp2)
- 1-1 研究の背景 / p1 (0005.jp2)
- 1-2 薄膜SOI基板とSOIデバイス技術の検討 / p3 (0006.jp2)
- 1-3 本研究の目的 / p7 (0008.jp2)
- 1-4 本研究の構成 / p7 (0008.jp2)
- 第2章 大規模集積回路用SOI基板選定とその評価技術 / p14 (0012.jp2)
- 2-1 はじめに / p14 (0012.jp2)
- 2-2 薄膜SOI基板の作製方法 / p14 (0012.jp2)
- 2-3 薄膜SOI基板の仕様と評価基準 / p15 (0012.jp2)
- 2-4 SOI基板の欠陥評価 / p18 (0014.jp2)
- 2-5 ドレインリーク電流特性の比較 / p19 (0014.jp2)
- 2-6 埋め込み酸化膜のリーク電流評価 / p21 (0015.jp2)
- 2-7 ゲート酸化膜の信頼性およびMOSFET歩留まりに及ぼす埋め込み酸化膜の欠陥密度の影響 / p24 (0017.jp2)
- 2-8 まとめ / p26 (0018.jp2)
- 第3章 サブハーフマイクロン以降の素子分離技術 / p29 (0019.jp2)
- 3-1 はじめに / p29 (0019.jp2)
- 3-2 LOCOS分離技術 / p30 (0020.jp2)
- 3-3 MESA分離技術 / p48 (0029.jp2)
- 3-4 フィールドシールド(FS)分離技術 / p54 (0032.jp2)
- 3-5 まとめ / p57 (0033.jp2)
- 第4章 基板浮遊効果の抑制 / p62 (0036.jp2)
- 4-1 はじめに / p62 (0036.jp2)
- 4-2 FS分離構造による電気特性の向上 / p63 (0036.jp2)
- 4-3 インバータ過渡応答におけるSOI基板電位の変動 / p68 (0039.jp2)
- 4-4 FS分離による遅延速度の周波数依存性の抑制 / p71 (0040.jp2)
- 4-5 まとめ / p74 (0042.jp2)
- 第5章 薄膜SOI素子の実用デバイスでの優位性実証 / p77 (0043.jp2)
- 5-1 はじめに / p77 (0043.jp2)
- 5-2 フィールドシールド(FS)分離を用いた回路レイアウト / p77 (0043.jp2)
- 5-3 FS分離SOIデバイスの基本性能評価 / p79 (0044.jp2)
- 5-4 SOIデバイスに最適な回路構成の検討 / p81 (0045.jp2)
- 5-5 SOI 1/8分周器 / p83 (0046.jp2)
- 5-6 FS分離の大規模SOIRAM / p88 (0049.jp2)
- 5-7 まとめ / p90 (0050.jp2)
- 第6章 結論 / p93 (0051.jp2)
- 謝辞 / p97 (0053.jp2)
- 研究業績目録 / p98 (0054.jp2)
- 略語表 / p105 (0057.jp2)
