Studies on FPGA circuit design methods utilizing error compensation and block modification エラー補償とブロックの論理変更を利用したFPGA回路設計手法に関する研究

この論文をさがす

著者

    • 幸田, 武範 コウダ, タケノリ

書誌事項

タイトル

Studies on FPGA circuit design methods utilizing error compensation and block modification

タイトル別名

エラー補償とブロックの論理変更を利用したFPGA回路設計手法に関する研究

著者名

幸田, 武範

著者別名

コウダ, タケノリ

学位授与大学

京都大学

取得学位

博士 (工学)

学位授与番号

甲第7813号

学位授与年月日

1999-03-23

注記・抄録

博士論文

目次

  1. 論文目録 / (0001.jp2)
  2. Contents / p7 (0007.jp2)
  3. Abstract / p1 (0004.jp2)
  4. Acknowledgment / p5 (0006.jp2)
  5. 1 Background and Overview / p1 (0008.jp2)
  6. 1.1 Background / p1 (0008.jp2)
  7. 1.2 Overview of The Thesis / p3 (0009.jp2)
  8. 2 Basic Definitions and Concepts / p7 (0011.jp2)
  9. 2.1 General Structures of FPGAs / p7 (0011.jp2)
  10. 2.2 Terminology / p9 (0012.jp2)
  11. 2.3 Expressions for Functional Redundancy / p12 (0014.jp2)
  12. 3 FPGA Circuit Optimization Based on Error Compensation Procedures / p21 (0018.jp2)
  13. 3.1 Introduction / p21 (0018.jp2)
  14. 3.2 Error Compensation Procedures (ECPs) / p23 (0019.jp2)
  15. 3.3 Extension of Error Compensation Procedures / p30 (0023.jp2)
  16. 3.4 Logic Optimization Methods Using ECPs / p34 (0025.jp2)
  17. 3.5 Experimental Results / p34 (0025.jp2)
  18. 3.6 Summary / p43 (0029.jp2)
  19. 4 FPGA Circuit Optimization Based on Block Modification / p45 (0030.jp2)
  20. 4.1 Introduction / p45 (0030.jp2)
  21. 4.2 Another Model of FPGA Blocks / p47 (0031.jp2)
  22. 4.3 Block Modification / p51 (0033.jp2)
  23. 4.4 Optimization of FPGA Circuits / p54 (0035.jp2)
  24. 4.5 Experimental Results / p56 (0036.jp2)
  25. 4.6 Summary / p63 (0039.jp2)
  26. 5 Reduction of the Number of FPGA Blocks by Priority based SPFDs / p65 (0040.jp2)
  27. 5.1 Introduction / p65 (0040.jp2)
  28. 5.2 Block Constraints / p66 (0041.jp2)
  29. 5.3 Block Merging Techniques for FPGA Circuits / p69 (0042.jp2)
  30. 5.4 High Level Block Merging Using Priority based SPFDs / p74 (0045.jp2)
  31. 5.5 Efficient Calculation Methods for PSPFDs / p80 (0048.jp2)
  32. 5.6 An Area Minimization Method using PSPFDs / p83 (0049.jp2)
  33. 5.7 Experimental Results / p83 (0049.jp2)
  34. 5.8 Summary / p89 (0052.jp2)
  35. 6 Conclusion / p91 (0053.jp2)
  36. References / p93 (0054.jp2)
  37. List of Publications by the Author / p99 (0057.jp2)
0アクセス

各種コード

  • NII論文ID(NAID)
    500000170374
  • NII著者ID(NRID)
    • 8000000170648
  • DOI(NDL)
  • NDL書誌ID
    • 000000334688
  • データ提供元
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ