0.1μm WSiN自己整合ゲートGaAs-MESFETの高性能化および製作技術に関する研究

この論文をさがす

著者

    • 西村, 一巳 ニシムラ, カズミ

書誌事項

タイトル

0.1μm WSiN自己整合ゲートGaAs-MESFETの高性能化および製作技術に関する研究

著者名

西村, 一巳

著者別名

ニシムラ, カズミ

学位授与大学

東北大学

取得学位

博士(工学)

学位授与番号

乙第7696号

学位授与年月日

1999-03-10

注記・抄録

博士論文

目次

  1. 目次 / (0003.jp2)
  2. 第1章 序論 / p1 (0004.jp2)
  3. 1-1.研究の背景 / p1 (0004.jp2)
  4. 1-2.研究の目的および概要 / p5 (0006.jp2)
  5. 第2章 GaAs MESFETの性能指数 / p9 (0008.jp2)
  6. 第3章 デバイス構造および製作 / p12 (0010.jp2)
  7. 3-1. はじめに / p12 (0010.jp2)
  8. 3-2. 最適化された0.1μm GaAs MESFET構造および製作プロセス / p12 (0010.jp2)
  9. 3-3.非対称LDD構造InGaP/GaAs HMESFET構造および製作プロセス / p19 (0013.jp2)
  10. 第4章 ゲート材料およびアニール膜としてのWSiN検討 / p24 (0016.jp2)
  11. 4-1.はじめに / p24 (0016.jp2)
  12. 4-2.実験方法 / p25 (0016.jp2)
  13. 4-3.堆積条件と膜質の関係 / p29 (0018.jp2)
  14. 4-4.WSiN膜質の再現性確保 / p54 (0031.jp2)
  15. 4-5.まとめ / p58 (0033.jp2)
  16. 第5章 0.1μm WSiNゲート形成技術 / p60 (0034.jp2)
  17. 5-1.0.1μm WSiNゲート形成プロセス / p60 (0034.jp2)
  18. 5-2.レジストパターンの高均一化 / p64 (0036.jp2)
  19. 5-3.WSiNの高精度加工 / p69 (0038.jp2)
  20. 5-4.まとめ / p83 (0045.jp2)
  21. 第6章 ディジタル回路用MESFET / p84 (0046.jp2)
  22. 6-1.はじめに / p84 (0046.jp2)
  23. 6-2.デバイス構造の最適化 / p84 (0046.jp2)
  24. 6-3.ゲート長0.1μm以下のMESFET特性 / p98 (0053.jp2)
  25. 6-4.まとめ / p104 (0056.jp2)
  26. 第7章 アナログ回路用MESFET / p106 (0057.jp2)
  27. 7-1.はじめに / p106 (0057.jp2)
  28. 7-2.非対称LDD構造InGaP/GaAs HMESFETの導入 / p107 (0057.jp2)
  29. 7-3.斜めイオン注入 / p114 (0061.jp2)
  30. 7-4.非対称LDD構造InGaP/GaAs HMESFET特性 / p116 (0062.jp2)
  31. 7-5.まとめ / p123 (0065.jp2)
  32. 第8章 結論 / p124 (0066.jp2)
  33. 参考文献 / p129 (0068.jp2)
  34. 謝辞 / p133 (0070.jp2)
1アクセス

各種コード

  • NII論文ID(NAID)
    500000171292
  • NII著者ID(NRID)
    • 8000000171566
  • DOI(NDL)
  • NDL書誌ID
    • 000000335606
  • データ提供元
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ