Fully Balanced Circuit Designs Having Zero Common-Mode Gain 同相利得が零である平衡型回路の設計
この論文にアクセスする
この論文をさがす
著者
書誌事項
- タイトル
-
Fully Balanced Circuit Designs Having Zero Common-Mode Gain
- タイトル別名
-
同相利得が零である平衡型回路の設計
- 著者名
-
鄭, 文在
- 著者別名
-
ジョン, ムンジェ
- 学位授与大学
-
東京工業大学
- 取得学位
-
博士 (工学)
- 学位授与番号
-
甲第4342号
- 学位授与年月日
-
2000-03-26
注記・抄録
博士論文
目次
- 論文目録 / (0002.jp2)
- Table of Contents / p1 (0004.jp2)
- 1 General Introduction / p1 (0007.jp2)
- 1.1 Background and Motivation / p1 (0007.jp2)
- 1.2 Organization of the Dissertation / p2 (0008.jp2)
- 2 Fully Balanced Circuit Designs:Some Fundamentals / p5 (0009.jp2)
- 2.1 Single-Ended versus Fully Balanced Designs / p5 (0009.jp2)
- 2.2 Conventional Common-Mode Feedback Circuits / p10 (0012.jp2)
- 2.3 Conclusions / p17 (0015.jp2)
- 3 New Fully Balanced Circuit Structure / p19 (0016.jp2)
- 3.1 Principle / p19 (0016.jp2)
- 3.2 Simplification conditions / p22 (0018.jp2)
- 3.3 Stability / p24 (0019.jp2)
- 3.4 Component Mismatch / p25 (0019.jp2)
- 3.5 Conclusions / p29 (0021.jp2)
- 4 Applications to Fully Balanced Circuit Designs / p31 (0022.jp2)
- 4.1 Basic Amplifier Design / p31 (0022.jp2)
- 4.2 Integrator Design / p33 (0023.jp2)
- 4.3 Voltage Amplifier Design / p36 (0025.jp2)
- 4.4 Operational Amplifier Design / p39 (0026.jp2)
- 4.5 Filter Designs / p41 (0027.jp2)
- 4.6 Conclusions / p78 (0046.jp2)
- 5 Application Example to a Channel-Select Filter / p79 (0046.jp2)
- 5.1 Motivation / p79 (0046.jp2)
- 5.2 Specifications / p81 (0047.jp2)
- 5.3 Filter Architecture / p82 (0048.jp2)
- 5.4 Filter Design / p86 (0050.jp2)
- 5.5 Overall Filter Characteristics and Evaluations / p92 (0053.jp2)
- 5.6 Conclusions / p98 (0056.jp2)
- 6 General Conclusions / p103 (0058.jp2)
- Bibliography / p107 (0060.jp2)
- List of Papers of the Author / p113 (0063.jp2)
