【12/14(木)17時より】CiNiiの常時SSL化(HTTPS接続)について

CMOS array logic architectures using dual-rail threshold logic circuits 2線式しきい値論理回路を用いた配列型CMOS論理アーキテクチャに関する研究

この論文をさがす

著者

    • 山岡, 寛明 ヤマオカ, ヒロアキ

書誌事項

タイトル

CMOS array logic architectures using dual-rail threshold logic circuits

タイトル別名

2線式しきい値論理回路を用いた配列型CMOS論理アーキテクチャに関する研究

著者名

山岡, 寛明

著者別名

ヤマオカ, ヒロアキ

学位授与大学

東京大学

取得学位

博士 (工学)

学位授与番号

甲第19025号

学位授与年月日

2004-03-25

注記・抄録

博士論文

各種コード

  • NII論文ID(NAID)
    500000299508
  • NII著者ID(NRID)
    • 8000000300321
  • 本文言語コード
    • eng
  • NDL書誌ID
    • 000007734759
  • データ提供元
    • NDL-OPAC
ページトップへ