PLL回路の設計と応用 : ループ・フィルタ定数の算出方法とその検証

書誌事項

PLL回路の設計と応用 : ループ・フィルタ定数の算出方法とその検証

遠坂俊昭著

CQ出版, 2003.11

タイトル別名

PLL回路の設計と応用 : ループフィルタ定数の算出方法とその検証

タイトル読み

PLL カイロ ノ セッケイ ト オウヨウ : ループ フィルタ テイスウ ノ サンシュツ ホウホウ ト ソノ ケンショウ

大学図書館所蔵 件 / 86

注記

参考文献: p319

第6版(刷扱い,2011.6)の背と裏表紙に「14」とあり

内容説明・目次

内容説明

PLL(Phase Locked Loop:位相同期回路)技術は、周波数安定度の高い信号を生成するための回路技術として広く普及している。そのほかにも、ディジタル・データからのクロック信号の再生、FM信号の復調、モータの回転速度制御などにも応用できる汎用性の高い回路技術である。本書では、PLL回路におけるループ・フィルタ定数の算出を主題として、具体的な設計事例をできるだけ多く示しながら、回路シミュレーションと実測によりその特性を検証している。

目次

  • 第1章 PLLの動作と回路構成—PLLとシンセサイザ技術のあらまし
  • Appendix A PLL回路はOPアンプと同じ負帰還の応用
  • 第2章 PLL回路の伝達特性—PLL回路の特性はループ・フィルタで決まる
  • 第3章 PLL回路のループ・フィルタ設計法—パッシブ/アクティブ・ループ・フィルタの設計事例と検証
  • 第4章 4046と位相比較器のいろいろ—PLL回路に使用する定番デバイスの基礎知識
  • 第5章 電圧制御発振器VCOの回路技術—VCOに求められる特性とさまざまな発振回路の方式
  • 第6章 プログラマブル分周器の種類と動作—PLLシンセサイザを構成するためのディジタル回路
  • 第7章 PLL回路の計測と評価法—パッシブ/アクティブ・ループ・フィルタのループ利得
  • 第8章 PLLの特性改善ノウハウ—信号純度やロック・スピードを向上させるテクニック
  • 第9章 実用PLLシンセサイザの設計/製作—ループ・フィルタの詳細設計と実測特性で示す
  • Appendix B ループ・フィルタ設計のための正規化グラフ

「BOOKデータベース」 より

詳細情報

  • NII書誌ID(NCID)
    BA64603043
  • ISBN
    • 9784789833455
  • 出版国コード
    ja
  • タイトル言語コード
    jpn
  • 本文言語コード
    jpn
  • 出版地
    東京
  • ページ数/冊数
    319p
  • 大きさ
    21cm
  • 分類
  • 件名
ページトップへ