イ ジョンギュウ LEE Jungyu

論文一覧:  3件中 1-3 を表示

  • 4次 Fractional-N PLL周波数シンセサイザにおけるループ最適化

    桝井 昇一 , イ ジョンギュウ

    本報告では、5μsecのセトリング時間実現を目的とした、4次Fractional-N PLL周波数シンセサイザのループ最適化設計手法について提案する。本手法では、MATLAB Control System Toolboxの利用により、セトリング時間とループ帯域の正確な関係を導出することによって、従来手法における2次式への近似による不正確さを克服し、同時に、プロセス・電圧・温度(PVT)変動によるば …

    電子情報通信学会技術研究報告. ICD, 集積回路 112(159), 59-64, 2012-07-19

    参考文献7件

  • 4次Fractional-N PLL周波数シンセサイザにおけるループ最適化 (情報センシング)

    桝井 昇一 , イ ジョンギュウ

    映像情報メディア学会技術報告 36(31), 59-64, 2012-07

  • CMOS技術を利用した不揮発フリップフロップの設計と Fractional-N PLL 周波数シンセサイザーへの応用

    王 戈 , イ ジョンギュウ , 桝井 昇一

    本発表では、Standard CMOSプロセスにより追加プロセスの必要がなく実現可能な不揮発フリップフロップ(NV-FF)の原理、180nmテクノロジによる回路設計、および、Fractional-NPLLシンセサイザーへの応用例を紹介する。このNV-FFは、Fractional-NPLLシンセサイザーにおいて、出力バンド選択、および、LC-VCOを構成するMOSキャパシタめばらつき補正に利用し、さ …

    電子情報通信学会技術研究報告. ICD, 集積回路 110(344), 31-36, 2010-12-09

    参考文献6件

ページトップへ