吉田 豊彦 YOSHIDA Toyohiko

論文一覧:  16件中 1-16 を表示

  • MPEG-2 AVS 1チップエンコーダにおけるシステム多重化手法

    松浦 慶典 , 瀬川 浩 , 村山 修 [他] , スコツニオヴスキー ステファン , 小原 英司 , 熊木 哲 , 松村 哲哉 , 吉田 豊彦

    MPEG-2オーディオ、ビデオ、システム多重(AVS)1チップエンコーダにおけるシステム多重化手法について提案する。本LSIでは、システム多重処理におけるデータ転送はH/Wで行い、転送制御はS/Wで行うハイブリッドアーキテクチャをとることにより高速ビットレートの多重処理を可能にした。本システム多重化S/Wにおいては、多重化処理全体を最小単位の機能モジュールに分割し、これらを階層的に組み合わせること …

    電子情報通信学会技術研究報告. ICD, 集積回路 100(386), 59-66, 2000-10-23

    参考文献13件

  • MPEG-2 AVS 1チップエンコーダにおけるシステム多重化手法

    松浦 慶典 , 瀬川 浩 , 村山 修 [他] , スコツニオヴスキー ステファン , 小原 英司 , 熊木 哲 , 松村 哲哉 , 吉田 豊彦

    MPEG-2オーディオ、ビデオ、システム多重(AVS)1チップエンコーダにおけるシステム多重化手法について提案する。本LSIでは、システム多重処理におけるデータ転送はH/Wで行い、転送制御はS/Wで行うハイブリッドアーキテクチャをとることにより高速ビットレートの多重処理を可能にした。本システム多重化S/Wにおいては、多重化処理全体を最小単位の機能モジュールに分割し、これらを階層的に組み合わせること …

    電子情報通信学会技術研究報告. DSP, ディジタル信号処理 100(384), 59-66, 2000-10-23

    参考文献13件

  • MPEG-2AVS1チップエンコーダにおけるシステム多重化手法

    松浦 慶典 , 瀬川 浩 , 村山 修 [他] , スコツニオヴスキー ステファン , 小原 英司 , 熊木 哲 , 松村 哲哉 , 吉田 豊彦

    MPEG-2オーディオ、ビデオ、システム多重(AVS)1チップエンコーダにおけるシステム多重化手法について提案する。本LSIでは、システム多重処理におけるデータ転送はH/Wで行い、転送制御はS/Wで行うハイブリッドアーキテクチャをとることにより高速ビットレートの多重処理を可能にした。本システム多重化S/Wにおいては、多重化処理全体を最小単位の機能モジュールに分割し、これらを階層的に組み合わせること …

    電子情報通信学会技術研究報告. IE, 画像工学 100(388), 59-66, 2000-10-16

    参考文献13件

  • メディアプロセッサ内蔵1チップMPEG2 422@MLビデオ、オーディオ、システムエンコーダの開発

    川本 清文 , 熊木 哲 , 松村 哲哉 [他] , 石原 和哉 , 瀬川 浩 , 大平 英雄 , 島田 敏明 , 佐藤 英徳 , 服部 孝 , 和田 哲男 , 本間 洋 , 渡邉 哲也 , 佐藤 尚和 , 浅野 研一 , 吉田 豊彦

    DVDレコーダシステム、PCオーサリングシステム、ディジタルTVシステム等のディジタルAVシステムに対応したMPEG2 422@MLビデオ、オーディオ、システムエンコードを行う1チップエンコ-ダーを開発した。本LSIは機能集積、高画質化を目的としてメディアプロセッサを内蔵し、専用信号処理回路との最適な機能分割を行っている。またコスト削減と高画質化を実現するため2種類の異なる動き検出コアを内蔵し、高 …

    電子情報通信学会技術研究報告. ICD, 集積回路 99(149), 39-44, 1999-06-24

    参考文献7件

  • メディアプロセッサ内蔵1チップMPEG2 422@MLビデオ、オーディオ、システムエンコーダの開発

    川本 清文 , 熊木 哲 , 松村 哲哉 [他] , 石原 和哉 , 瀬川 浩 , 大平 英雄 , 島田 敏明 , 佐藤 英徳 , 服部 孝 , 和田 哲男 , 本間 洋 , 渡邉 哲也 , 佐藤 尚和 , 浅野 研一 , 吉田 豊彦

    DVDレコーダシステム、PCオーサリングシステム、ディジタルTVシステム等のディジタルAVシステムに対応したMPEG2 422@MLビデオ、オーディオ、システムエンコードを行う1チップエンコ-ダーを開発した。本LSIは機能集積、高画質化を目的としてメディアプロセッサを内蔵し、専用信号処理回路との最適な機能分割を行っている。またコスト削減と高画質化を実現するため2種類の異なる動き検出コアを内蔵し、高 …

    電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス 99(147), 39-44, 1999-06-24

    参考文献7件

  • メディアプロセッサ内蔵1チップMPEG2 422@MLビデオ、オーディオ、システムエンコーダの開発

    川本 清文 , 熊木 哲 , 松村 哲哉 [他] , 石原 和哉 , 瀬川 浩 , 大平 英雄 , 島田 敏明 , 佐藤 英徳 , 服部 孝 , 和田 哲男 , 本間 洋 , 渡邉 哲也 , 佐藤 尚和 , 浅野 研一 , 吉田 豊彦

    DVDレコーダシステム、PCオーサリングシステム、ディジタルTVシステム等のディジタルAVシステムに対応したMPEG2 422@MLビデオ、オーディオ、システムエンコードを行う1チップエンコ-ダーを開発した。本LSIは機能集積、高画質化を目的としてメディアプロセッサを内蔵し、専用信号処理回路との最適な機能分割を行っている。またコスト削減と高画質化を実現するため2種類の異なる動き検出コアを内蔵し、高 …

    電子情報通信学会技術研究報告. ED, 電子デバイス 99(145), 39-44, 1999-06-24

    参考文献7件

  • 高画質対応PCベースMPEG2エンコーダ用動き検出拡張ボードの開発

    花見 充雄 , 松村 哲哉 , 石原 和哉 , 松浦 慶典 , 鈴木 弘一 , 吉田 豊彦

    電子情報通信学会ソサイエティ大会講演論文集 1998年.情報・システム, 153, 1998-09-07

  • 高画質対応MPEG2動き検出LSI(ME3)の開発

    石原 和哉 , 花見 充雄 , Scotzniovsky Stefan , 松村 哲哉 , 竹内 伸一 , 大熊 晴之 , 西垣 幸司 , 鈴木 弘一 , 風山 雅裕 , 吉田 豊彦

    HDTVへの対応が可能な高画質対応MPEG2動き検出LSI(ME3)を開発した。ME3は、54MHz動作時に165GOPS(giga operations per second)の演算能力を有し、1チップで全探索法式かつ広範囲探索を実現する。更に複数チップ構成により、HDTV応用に対応可能な探索範囲をも実現する。ME3は, 0.35μmCMOSプロセスで試作し、1.9Mトランジスタを8.5×8.5 …

    電子情報通信学会技術研究報告. ICD, 集積回路 98(244), 29-35, 1998-08-20

    参考文献6件

  • VLIWメディアプロセッサコア内蔵1チップMPEG2復号LSIメモリ・アーキテクチャ

    安藤 康臣 , 毛利 篤史 , 吉田 豊彦 , 山田 朗

    電気学会研究会資料. ECT, 電子回路研究会 1998(19), 13-18, 1998-03-13

    参考文献5件

  • 高画質対応MPEG2動き検出LSI (ME3)の開発(1) : アーキテクチャ概要

    花見 充雄 , 石原 和哉 , 大平 英雄 , 猪股 英樹 , 松村 哲哉 , 吉田 豊彦

    電子情報通信学会総合大会講演論文集 1998年.エレクトロニクス(2), 143, 1998-03-06

  • マルチメディアプロセッサ"D30V" (特集"LSI") -- (ASIC)

    山田 朗 , 佐藤 尚和 , 吉田 豊彦 [他]

    三菱電機技報 72(3), 252-255, 1998-03

  • メディアプロセッサD30Vの検証手法 (<特集>機能論理設計, アーキテクチャ設計支援と一般)

    中木村 清 , 吉田 豊彦 , 山田 朗 , 佐藤 尚和 , 毛利 篤史

    マルチメディア分野への適応が可能なメディアプロセッサとして、独自のアーキテクチャを採用したD30Vを開発した。開発の過程においては、C言語によるシミュレータを作成して演算能力評価およびテストケース作成を行った。機能検証および論理検証では、検証期間を短縮するために、検証方法や検証で用いるテストケース自身に工夫を凝らし、加えて論理検証ではテストベンチの論理合成による回路化を行った。D30Vのプロセッサ …

    情報処理学会研究報告. 設計自動化研究会報告 97(119), 49-56, 1997-12-11

  • メディアプロセッサD30Vの検証手法

    中木村清 , 吉田 豊彦 , 山田 朗 , 佐藤尚和 , 毛利篤史

    マルチメディア分野への適応が可能なメディアプロセッサとして、独自のアーキテクチャを採用したD30Vを開発した。開発の過程においては、C言語によるシミュレータを作成して演算能力評価およびテストケース作成を行った。機能検証および論理検証では、検証期間を短縮するために、検証方法や検証で用いるテストケース自身に工夫を凝らし、加えて論理検証ではテストベンチの論理合成による回路化を行った。D30Vのプロセッサ …

    情報処理学会研究報告計算機アーキテクチャ(ARC) 1997(119(1997-ARC-127)), 49-56, 1997-12-11

    情報処理学会 参考文献5件

  • VLIWメディアプロセッサD30Vアーキテクチャ

    毛利 篤史 , 吉田 豊彦 , ホルマン エドガー , 高田 英裕 , 山田 朗 , 島津 之彦

    MPEG2のようなマルチメディア・アプリケーションを実行するためには、プロセッサに高い演算処理能力が要求される。この要求を満たす、2ウェイのVLIWと2ウェイのSIMDアーキテクチャで、250MHz動作時に1.0GOPSを有するメディアプロセッサコアD30Vを開発した。D30Vでは4演算/1クロックサイクルを行う4ステージパイプラインを2本備え、インターロック処理を避けるためにパイプ内とパイプ間で …

    電子情報通信学会技術研究報告. ICD, 集積回路 97(229), 9-15, 1997-08-21

    参考文献5件 被引用文献1件

  • VLIWマルチメディアプロセッサD10V

    佐藤 尚和 , 松尾 雅仁 , 見学 徹 , 吉田 豊彦

    信号処理における高い処理性能と汎用プログラムでのコード効率の良さを両立するマルチメディアプロセッサD10Vを開発した. VLIW方式を採用しており, 個々の命令ワードは2個のRISCサブ命令を含む. これらのサブ命令は並列, あるいはシーケンシャルに実行される. シーケンシャル実行により, 並列性の小さいプログラムでも高いコード効率を達成する. ベンチマーク評価により, 一般的なDSPの+35%〜 …

    電子情報通信学会技術研究報告. DSP, ディジタル信号処理 96(300), 9-16, 1996-10-17

    参考文献6件

ページトップへ