高村 明裕 TAKAMURA AKIHIRO

論文一覧:  21件中 1-20 を表示

  • 1 / 2
  • 非同期式パイプライン構造の性能評価

    小沢 基一 , 高村 明裕 , 上野 洋一郎 , 中村 宏 , 南谷 崇

    非同期式回路で構成されたパイプラインは、同期式と異なり、各ステージ間ラッチの動作タイミングが前後のステージの処理状態に依存する。その結果、各ステージの遅延差や遅延変動の大きさ、データパスの構造などが性能に影響をあたえ、同期式と同様な性能予測、最適化手法が適用できるとは限らない。そこで、本稿では、非同期式パイプラインの動作に着目してその性能を考察し、非同期式パイプラインを高性能化する手法を検討する。 …

    電子情報通信学会技術研究報告. ICD, 集積回路 98(23), 53-60, 1998-04-24

    参考文献9件 被引用文献4件

  • 非同期式パイプライン構造の性能評価

    小沢 基一 , 高村 明裕 , 上野 洋一郎 , 中村 宏 , 南谷 崇

    非同期式回路で構成されたパイプラインは、同期式と異なり、各ステージ間ラッチの動作タイミングが前後のステージの処理状態に依存する。その結果、各ステージの遅延差や遅延変動の大きさ、データパスの構造などが性能に影響をあたえ、同期式と同様な性能予測、最適化手法が適用できるとは限らない。そこで、本稿では、非同期式パイプラインの動作に着目してその性能を考察し、非同期式パイプラインを高性能化する手法を検討する。 …

    電子情報通信学会技術研究報告. FTS, フォールトトレラントシステム 98(27), 53-60, 1998-04-24

  • 非同期式パイプライン構造の性能評価

    小沢 基一 , 高村 明裕 , 上野 洋一郎 , 中村 宏 , 南谷 崇

    非同期式回路で構成されたパイプラインは、同期式と異なり、各ステージ間ラッチの動作タイミングが前後のステージの処理状態に依存する。その結果、各ステージの遅延差や遅延変動の大きさ、データパスの構造などが性能に影響をあたえ、同期式と同様な性能予測、最適化手法が適用できるとは限らない。そこで、本稿では、非同期式パイプラインの動作に着目してその性能を考察し、非同期式パイプラインを高性能化する手法を検討する。 …

    電子情報通信学会技術研究報告. CPSY, コンピュータシステム 98(25), 53-60, 1998-04-24

    参考文献9件

  • 比例遅延変動モデルに基づく非同期式論理完了信号に関する一考察

    高村 明裕 , 上野 洋一郎 , 南谷 崇

    全国大会講演論文集 第56回(アーキテクチャ), 133-134, 1998-03-17

    情報処理学会

  • 非同期式パイプラインプロセッサの高性能化手法について

    小沢 基一 , 高村 明裕 , 上野 洋一郎 , 中村 宏 , 南谷 崇

    全国大会講演論文集 第56回(アーキテクチャ), 129-130, 1998-03-17

    情報処理学会 被引用文献1件

  • 非同期式プロセッサを用いたコンピュータシステムの実現

    上野 洋一郎 , 高村 明裕 , 小沢 基一 , 桑子 雅史 , 南谷 崇

    本稿では非同期式プロセッサを用いてコンピュータシステムを構成した場合と同期式プロセッサを用いた場合との違いを明らかにするとともに,相違点の大きいハードウェアに於いて既存のメモリやI/Oデバイスをどのように非同期式プロセッサに接続すれば良いかについて考察した.また実際に設計・製作した32?bit非同期式プロセッサの評価用システムを通して,これらの考察に基づいた既存のデバイスへのインタフェース方法の実 …

    情報処理学会研究報告計算機アーキテクチャ(ARC) 1997(102(1997-ARC-126)), 109-114, 1997-10-28

    情報処理学会 参考文献8件

  • 非同期式プロセッサTITAC - 2の性能解析

    小沢 基一 , 高村 明裕 , 上野 洋一郎 , 南谷 崇

    非同期式プロセッサTITAC?2で用いているような非同期式パイプラインは同期式と異なり,各ステージの処理遅延が入力データにより変動する.その結果,ステージ間ラッチの読み書きの際に同期式では存在しないオーバーヘッドがかかる.そのため,このようなオーバーヘッドを無視して単純に各ステージの処理遅延のみで性能評価をするのは好ましくない.そこで,非同期式パイプラインのオーバーヘッドの考察と,オーバーヘッドを …

    情報処理学会研究報告計算機アーキテクチャ(ARC) 1997(102(1997-ARC-126)), 103-108, 1997-10-28

    情報処理学会 参考文献6件 被引用文献2件

  • 非同期式プロセッサTITAC-2の論理設計における高速化手法

    高村 明裕 , 桑子 雅史 , 南谷 崇

    現在広く用いられている同期式回路は, クロックスキューや消費電力といった問題を抱えている. 非同期式で回路を設計することは, これらの問題を解決する有効な方法である. 本論文では, 現在広く使用されている同期式プロセッサと同等の機能をもち, 高速に動作することを目標として設計された32ビット非同期式プロセッサTITAC-2における高速化手法について述べる. TITAC-2は, MIPS社R2000 …

    電子情報通信学会論文誌. D-1, 情報・システム 1-コンピュータ 00080(00003), 189-196, 1997-03-25

    参考文献12件 被引用文献17件

  • 非同期式プロセッサ TITAC-2 の検証とテスト

    深作 泉 , 高村 明裕 , 小沢 基一 , 上野 洋一郎 , 南谷 崇

    クロック分配に起因する同期式システム設計の限界を突破することを目指し、事象駆動原理に基づいた非同期式プロセッサが実用レベルの機能と規模で実現できることを実証するために、32ビット非同期式マイクロプロセッサ TITAC-2を設計した。一般に、論理システムが仕様どおりに正しく設計されていることを保証するためには、実現される論理 (機能) そのものの検証と、動作タイミングの検証が必要である。また、その設 …

    全国大会講演論文集 第54回(アーキテクチャ), 99-100, 1997-03-12

    情報処理学会

  • 非同期式パイプラインの動作解析

    小沢 基一 , 高村 明裕 , 上野 洋一郎 , 南谷 崇

    デバイス技術の発達により、非常に高速な素子が実用化されつつある。このような素子を用いて論理回路を設計する場合、配線遅延が相対的に増加するため、従来の同期式ではクロック分配が困錐になると予測されている。そこで、クロック分配が必要ない非同期式論理回路が注目されている。非同期式論理回路は全体を同期させるクロックを用いずにデータの因果関係のみを用いた自律的な動作を行うため、素子の高速性を活かした回路構成が …

    全国大会講演論文集 第54回(アーキテクチャ), 93-94, 1997-03-12

    情報処理学会 被引用文献3件

  • 非同期式プロセッサ TITAC-2 の同期インタフェース

    桑子 雅史 , 高村 明裕 , 上野 洋一郎 , 南谷 崇

    我々は32ビット非同期式プロセッサ TITAC-2 (Tokyo Institute of Technology Asynchronous Computer 2) の論理設計・レイアウトを行なった。TITAC-2のメモリには、従来の同期式プロセッサで用いられているのと同じものを使用している。クロックを用いない非同期式プロセッサにおいて同期式のデバイスを使用する場合、それらが要求する動作タイミングを …

    全国大会講演論文集 第54回(アーキテクチャ), 91-92, 1997-03-12

    情報処理学会

  • 非同期式プロセッサTITAC-2の性能評価

    高村 明裕 , 桑子 雅史 , 小沢 基一 , 上野 洋一郎 , 南谷 崇

    同期式回路におけるクロックスキューや増大する消費電力の問題を解決する一つの方法として、クロック信号を用いない非同期式回路力ご注目されている。我々は、2線2相式の非同期式回路を高速化する方法について検討し、その有効性を実証するために、32ビット非同期式プロセッサ TITAC-2 (Tokyo Institute of Technology Asynchronous Computer) の論理設計・レ …

    全国大会講演論文集 第54回(アーキテクチャ), 89-90, 1997-03-12

    情報処理学会

  • 非同期式マイクロプロセッサTITAC-2のアーキテクチャ

    高村 明裕 , 桑子 雅史 , 上野 洋一郎 , 南谷 崇

    本稿では、現在一般に使用されている同期式プロセッサと同等の機能を持ち、高速に動作することを目標とした32bit.非同期式プロセッサTITAC-2について述べる。TITAC-2は、MIPS社R2000準拠の命令セットを持ち、例外処理機能、外部割り込み機能、記憶保護機能を搭載する。TITAC-2は、FIFOとして動作するレジスタを使用してパイプラインを構成することにより、非同期式自律分散制御と高速な動 …

    電子情報通信学会技術研究報告. ICD, 集積回路 96(20), 25-32, 1996-04-25

    参考文献10件

  • 非同期式プロセッサTITAC-2の論理設計

    桑子 雅史 , 高村 明裕 , 今井 雅 , 上野 洋一郎 , 南谷 崇

    近年、高速なスイッチングデバイスの素子性能を十分に享受する一手法としてクロック信号を用いない非同期式論理設計が注目されている。現在、我々は32bit汎用非同期式プロセッサ"TITAC-2"を0.5μmルールのスタンダードセル方式C-MOSを用いて設計・製作中である。本稿では、TITAC-2における論理演算回路の設計方法について説明する。

    電子情報通信学会総合大会講演論文集 1996年.情報・システム(1), 77, 1996-03-11

  • 非同期式プロセッサTITAC-2のアーキテクチャ

    高村 明裕 , 桑子 雅史 , 上野 洋一郎 , 南谷 崇

    同期式回路におけるクロックスキュー問題、増大する消費電力の問題を解決する一つの方法として、クロック信号を用いない非同期式回路が注目されている。我々は高速な32bit非同期式プロセッサTITAC-2(Tokyo Institute of Technology Asynchronous Computer)を設計・製作中である。本稿では、TITAC-2のアーキテクチャ及び回路構成法について説明する。

    電子情報通信学会総合大会講演論文集 1996年.情報・システム(1), 76, 1996-03-11

  • 非同期式回路に適した性能指向レイアウトの一手法

    高村 明裕 , 藤井 太郎 , 南谷 崇

    本稿では、非同期式回路の速度が活性化パスの平均遅延で決定することに着目し、活性化パスに含まれる期待値が大きい配線に対して優先的にレイアウトを行なうことで性能指向レイアウトを行なう手法を提案する。さらに論理シミュレーションの結果から活性化パスを探索し、提案する方法で配線に対して重みづけを行なってレイアウトを行なうことで、非同期式プロセッサTITAC-1の速度を約20%高速化することができたことを報告 …

    電子情報通信学会技術研究報告. FTS, フォールトトレラントシステム 95(23), 9-14, 1995-04-28

  • 非同期式回路に適した性能指向レイアウトの一手法

    高村 明裕 , 藤井 太郎 , 南谷 崇

    本稿では、非同期式回路の速度が活性化パスの平均遅延で決定することに着目し、活性化パスに含まれる期待値が大きい配線に対して優先的にレイアウトを行なうことで性能指向レイアウトを行なう手法を提案する。さらに論理シミュレーションの結果から活性化パスを探索し、提案する方法で配線に対して重みづけを行なってレイアウトを行なうことで、非同期式プロセッサTITAC-1の速度を約20%高速化することができたことを報告 …

    電子情報通信学会技術研究報告. CPSY, コンピュータシステム 95(21), 9-14, 1995-04-28

    参考文献5件

  • 非同期式プロセッサTITACの遅延非依存性

    上野 洋一郎 , 高村 明裕 , 南谷 崇

    近年のデバイス技術の進歩により次々と高速な半導体が開発され,実験室レベルではスイッチング遅延が数ピコ(10^<-12>)秒の論理素子が実現されている。しかし,半導体の高速化に伴って遅延全体の中で配線遅延の占める割合が増加し、回路全体にクロックを分配する必要のある同期式回路では素子の高速性を十分に生かすことが困難になりつつある。非常に高速な素子を生かす方法の一つとしてクロック信号の無い非 …

    電子情報通信学会総合大会講演論文集 1995年.情報・システム(1), 148, 1995-03-27

  • 非同期式回路に適した高速化レイアウトの一手法

    高村 明裕 , 今井 雅 , 藤井 太郎 , 南谷 崇

    同期式回路では、最大遅延となるパスを算出し、このパスに対して制約を与えてレイアウトを行うことで性能を向上させている。これは、最大遅延となるパスで同期式回路の性能が決定するからである。ところが、非同期式回路の性能は信号伝播遅延の期待値で決定するため、同期式回路と同一のレイアウト方式では性能に関して最適なレイアウトを行うことができない。そこで、新たに非同期式回路に向いたレイアウト手法を考える必要がある …

    電子情報通信学会総合大会講演論文集 1995年.基礎・境界, 136, 1995-03-27

  • 非同期式プロセッサTITACの設計と評価

    上野洋一郎 , 高村 明裕 , 小澤 邦彦 , 籠谷 裕人 , 桑子 雅史 , 南谷 崇

    本稿では修正DIモデルに基づいて設計された非同期式汎用プロセッサであるTITACの構成と設計,評価について述べる.このTITACは非同期式システムが設計・製作可能であることの実証と,遅延非依存性や消費電力等に評価のために作成された評価用プロセッサである.そのためTITACは2つの制御回路を持つ事を除けば非常に簡単なアーキテクチャである.このTITACを特徴づける2つの制御回路は,結線論理制御回路と …

    信学技報, 95-102, 1994

    被引用文献3件

  • 1 / 2
ページトップへ