齋藤 義勝 SAITOH YOSHIKATSU

ID:9000046015230

大阪大学大学院基礎工学研究科情報数理系専攻 Department of Informatics and Mathematical Sciences, Graduate School of Engineering Science, Osaka University (1997年 CiNii収録論文より)

同姓同名の著者を検索

論文一覧:  2件中 1-2 を表示

  • 複数の制御部を持つ同期式順序回路に対する不変式の形式的検証法

    齋藤 義勝 , 竹中 崇 , 北道 淳司 , 船曵 信生

    高位設計ににおける複数の制御部を持つ同期式順序回路を対象とする,不変式の証明を用いた一形式的検証法を提案する.不変式とは設計者あるいは検証者が回路の動作中にレジスタや制御信号などの間に成り立つと考える関係である.回路記述は,複数の有限状態部(制御部)とそれらが制御するデーターパスからなる.不変式は各制御部の任意の有限状態に設定することができる.制御部における実行条件,データパスにおける演算および不 …

    情報処理学会研究報告システムLSI設計技術(SLDM) 1997(119(1997-SLDM-086)), 41-48, 1997-12-11

    情報処理学会

  • 複数の制御部を持つ同期式順序回路に対する不変式の形式的検証法

    齋藤 義勝 , 竹中 崇 , 北道 淳司 , 船曵 信生

    高位設計における複数の制御部を持つ同期式順序回路を対象とする,不変式の証明を用いた一形式的検証法を提案する.不変式とは設計者あるいは検証者が回路の動作中にレジスタや制御信号などの間に成り立つと考える関係である.回路記述は,複数の有限状態部(制御部)とそれらが制御するデータパスからなる.不変式は各制御部の任意の有限状態に設定することができる.制御部における実行条件,データパスにおける演算および不変式 …

    情報処理学会研究報告計算機アーキテクチャ(ARC) 1997(119(1997-ARC-127)), 41-48, 1997-12-11

    情報処理学会 参考文献13件

ページトップへ