野村 周央 NOMURA Shuou

ID:9000046249615

株式会社東芝 Toshiba Corporation (2008年 CiNii収録論文より)

同姓同名の著者を検索

論文一覧:  2件中 1-2 を表示

  • モバイルマルチメディア処理向けのスケーラブルなマルチプロセッサ

    薄井 弘之 , 野村 周央 , 山根 史之 [他] , 宮本 幸昌 , カムトーンキッティクン チャイヤスィット , 田辺 淳 , 内山 真郷 , 宮森 高 , 坪井 芳郎

    モバイルマルチメディア処理向けのマルチプロセッサを開発した.各コアは32ビットRISCプロセッサに加え,SIMD命令を実行可能なVLIWコプロセッサを持ち,広帯域のL2キャッシュを共有している.対称かつ粗粒度な並列化方法の採用により,コア数に対する性能のスケーラビリティを実現できる.65nm CMOSプロセスで試作したチップでは8個のコアと512KBのL2キャッシュを持ち,8コアでの実行時にH.2 …

    電子情報通信学会技術研究報告. ICD, 集積回路 108(28), 39-43, 2008-05-13

    参考文献4件

  • モバイルマルチメディア処理向けのスケーラブルなマルチプロセッサ

    薄井 弘之 , 野村 周央 , 山根 史之 [他] , 宮本 幸昌 , カムトーンキッティクン・チャイヤスィット , 田辺 淳 , 内山 真郷 , 宮森 高 , 坪井 芳郎

    モバイルマルチメディア処理向けのマルチプロセッサを開発した.各コアは 32 ビット RISC プロセッサに加え,SIMD 命令を実行可能な VLIW コプロセッサを持ち,広帯域の L2 キャッシュを共有している.対称かつ粗粒度な並列化方法の採用により,コア数に対する性能のスケーラビリティを実現できる.65nm CMOS プロセスで試作したチップでは8個のコアと 512KB の L2 キャッシュを持 …

    情報処理学会研究報告計算機アーキテクチャ(ARC) 2008(39(2008-ARC-178)), 39-43, 2008-05-06

    情報処理学会 参考文献4件

ページトップへ