検索結果を絞り込む

本文・本体へのリンク

検索結果 41 件

  • イメージスキャン画像分割アーキテクチャのLSI設計

    粟根, 和俊, 岡崎, 啓太, 永岡, 奈緒美, 菅原, 達也, 小出, 哲士, Mattausch, Hans Juergen 電気・情報関連学会中国支部連合大会講演論文集 58 229-230, 2007-10

    ...画像認識処理技術,特にリアルタイムでの動物体検出には,膨大な視覚情報を処理する必要がある.画像分割処理は画像中に存在する物体を抽出する処理で,オブジェクトベースの画像認識などには欠かせない前処理である.これまでに我々は領域成長に基づくイメージスキャン画像分割アーキテクチャを提案した.同アーキテクチャは処理回路 (以下ISE) のサイズとメモリの構成を変えることで,アプリケーションに応じて処理速度と処理回路...

    機関リポジトリ

  • 信号経路に対するタイミング制約を考慮した回路分割手法

    南 淳一朗, 小出 哲士, 若林 真一 情報処理学会研究報告. 設計自動化研究会報告 98 (10), 25-32, 1998-01-30

    ...近年の集積回路の動作速度の飛躍的な向上に伴い, 回路分割を行なう際にタイミング制約を考慮することが必要となってきた. 本稿では, ゲートの遅延を考慮した一般的な遅延モデルを用い, 順序回路のレジスタ間のタイミング制約を考慮した回路分割手法を提案する. 提案手法は反復改良法に基づいており, 大きく分けて2つのフェーズから構成される....

  • タイミング制約を考慮した概略配線手法

    大釜, 浩介, 小出, 哲士, 若林, 真一 全国大会講演論文集 第55回 (アーキテクチャ), 123-124, 1997-09-24

    ...このような配線幅の縮小に伴い, ゲート遅延より配線遅延が回路全体の遅延の中で重要な要素となってきており, 最近では配線遅延が全体の遅延の50%を超えてきている。このため, 配線遅延を陽に考慮した効率的なレイアウト設計手法が不可欠である。...

    情報処理学会

  • タイミング制約を考慮した分割手法

    南淳, 一朗, 小出, 哲士, 若林, 真一 全国大会講演論文集 第55回 (アーキテクチャ), 119-120, 1997-09-24

    ...近年のVLSI技術の進歩により, 回路はますます大規模化の傾向にある。大規模回路を1つのチップに実現することは大変困難であるため, 与えられた回路を複数に分割し, 複数のチップを用いて回路を実現する必要がある。これまで様々な回路分割手法が研究されているが, 近年の回路の動作速度の高速化によって分割の際にタイミング制約を考慮することが必要となってきた。...

    情報処理学会

ページトップへ