|
表紙
本文:
CiNii
|
|
|
目次
本文:
CiNii
|
|
|
断熱的ダイナミックCMOS論理回路用電源回路
本文:
CiNii
|
1-6
|
|
S^3PEアーキテクチャに基づくデジタルビジョンチップとその高集積化
本文:
CiNii
|
7-13
|
|
1msビジョンチップシステムの制御アーキテクチャ
本文:
CiNii
|
15-20
|
|
SD符号を用いた非同期式高速除算器
本文:
CiNii
|
21-28
|
|
細粒度化による非同期式パイプラインの最適化設計
本文:
CiNii
|
29-36
|
|
非同期式回路検証器における使用記憶域削減について
本文:
CiNii
|
37-44
|
|
Design of an Automatic Testing for FPGAs
本文:
CiNii
|
45-52
|
|
A Method of Test Generation for Iterative Logic Arrays
本文:
CiNii
|
53-60
|
|
順序回路に対するIDDQテスト時間短縮について
本文:
CiNii
|
61-68
|
|
故障シミュレータを利用した順序回路における単一論理故障の一診断法
本文:
CiNii
|
69-74
|
|
スイッチ多重化べースライン網の耐故障設計と性能解析
本文:
CiNii
|
75-82
|
|
ALAP法に基づく高位論理合成の一方法
本文:
CiNii
|
83-88
|
|
大規模なAND-OR論理のCPLDによる一実現法
本文:
CiNii
|
89-96
|
|
CMOSにより構成したシンクロナイザの性能評価式
本文:
CiNii
|
97-104
|
|
[OTHERS]
本文:
CiNii
|
|
