|
表紙
本文:
CiNii
|
|
|
目次
本文:
CiNii
|
|
|
量子計算の科学
本文:
CiNii
|
1-6
|
|
21世紀のSoC産業を創出する次世代設計技術
本文:
CiNii
|
7-9
|
|
CMOS組み合わせ回路のための相関を考慮した統計的静的遅延解析手法
本文:
CiNii
|
11-16
|
|
パスバランス回路における遅延不確かさの統計的解析
本文:
CiNii
|
17-22
|
|
EBテスタを用いた論理ゲート遅延ばらつき測定手法の検討
本文:
CiNii
|
23-28
|
|
静的基板バイアス印加ドミノCMOS回路における待機時電源切断
本文:
CiNii
|
29-34
|
|
低電圧動作を視野にいれた高速演算用回路方式ASDLの提案
本文:
CiNii
|
35-40
|
|
しきい論理に基づく再構成可能デバイスの可変論理部
本文:
CiNii
|
41-46
|
|
Virtual Socket Architectureを用いたEmbedded DRAMの設計手法
本文:
CiNii
|
47-52
|
|
局所演算性に基づくDynamic-Storage形Logic-in-Memory VLSIの構成
本文:
CiNii
|
53-58
|
|
非同期式動的再構成可能LSIによる自己複製回路
本文:
CiNii
|
59-64
|
|
自律的再構成可能なハードウェアにおける試験方式の検討
本文:
CiNii
|
65-70
|
|
逐次的ルーティングに基づく多項式時間のアレー再構成
本文:
CiNii
|
71-76
|
|
リコンフィギャラブルロジックにおけるLUTの最適粒度に関する一検討
本文:
CiNii
|
77-82
|
|
機能メモリを使用したプロセッサの面積/遅延見積り手法
本文:
CiNii
|
83-88
|
|
CAMプロセッサを対象とするハードウェア/ソフトウェア協調合成システム
本文:
CiNii
|
89-94
|
|
コアベースシステムLSIにおけるプログラムメモリの電力削減手法
本文:
CiNii
|
95-100
|
|
パフォーマンスを考慮したデータパス幅の最適化手法
本文:
CiNii
|
101-106
|
|
大規模スーパースカラプロセッサ向け命令発行機構
本文:
CiNii
|
107-112
|
|
コデザイン環境におけるメタ記述からハードウェア/ソフトウェアコジェネレーション
本文:
CiNii
|
113-118
|
|
特定用途向けDSP用リターゲッタブルコンパイラによるデータパス指向協調設計手法
本文:
CiNii
|
119-124
|
|
C言語を用いた音声認識・学習LSIの設計と実現について
本文:
CiNii
|
125-130
|
|
非同期式浮動小数点加減算回路の構成と評価
本文:
CiNii
|
131-136
|
|
遅延情報を利用した非同期式RTL設計モデルの提案
本文:
CiNii
|
137-142
|
|
Verification of Timing Constraints for Fine-Grain Pipelined Asynchronous Data-Path Circuits
本文:
CiNii
|
143-148
|
|
星状抽象ペトリネットの解析に関する研究
本文:
CiNii
|
149-154
|
|
疑似クロネッカ決定グラフを用いたFPGA設計手法
本文:
CiNii
|
155-160
|
|
関数分解を用いたLUT型FPGA用ブーリアンマッチングアルゴリズムについて
本文:
CiNii
|
161-166
|
|
TDMによる多出力LUT回路網の実現法
本文:
CiNii
|
167-172
|
|
LUTアレイ型PLDの設計と試作
本文:
CiNii
|
173-178
|
|
Rectangle coveringを用いたタイミング制約生成手法
本文:
CiNii
|
179-184
|
|
クロック木構成を考慮したクラスタ分割による高速クロックスケジューリング手法
本文:
CiNii
|
185-190
|
|
準同期式設計法を用いたプロセッサ設計
本文:
CiNii
|
191-196
|
|
シフトベクトルを考慮したコンパクトなテストデータの生成手法
本文:
CiNii
|
197-202
|
|
単一縮退故障用組合せテスト生成アルゴリズムを用いた無閉路順序回路のテスト生成
本文:
CiNii
|
203-208
|
|
SPIRIT : A High Robust Combinational Test Generation Algorithm^1
本文:
CiNii
|
209-214
|
|
単一故障仮定のもとで組合せテスト生成複雑度をもつ順序回路にクラス
本文:
CiNii
|
215-220
|
|
Analyzing Path Delay Fault Testability of RTL Data Paths:A Non-Scan Approach
本文:
CiNii
|
221-226
|
|
レイアウトからの逐次回路抽出によるEB自動故障追跡法
本文:
CiNii
|
227-232
|
|
BIST指向n検出TPGの提案
本文:
CiNii
|
233-238
|
|
強可検査性に基づくテスト容易化高位合成
本文:
CiNii
|
239-244
|
|
連続可検査性に基づくコアベース・システムオンチップのテスト容易化設計法
本文:
CiNii
|
245-250
|
|
[OTHERS]
本文:
CiNii
|
|
