|
表紙
本文:
CiNii
|
|
|
目次
本文:
CiNii
|
|
|
コントローラの機能を利用したデータパスのテスト容易化設計
本文:
CiNii
|
1-8
|
|
組合せテスト生成複雑度でパス遅延故障テスト生成可能な順序回路のクラス
本文:
CiNii
|
9-16
|
|
Fault set partition for efficient width compression
本文:
CiNii
|
17-24
|
|
ショーパスディレイ : 故障モデルとテスト生成
本文:
CiNii
|
25-32
|
|
近傍パターン群発生によるデターミニスティックBIST方式
本文:
CiNii
|
33-40
|
|
複数種類の故障をもつE-1 1/2トラックスイッチトーラスアレー再構成についての解析結果
本文:
CiNii
|
41-48
|
|
[OTHERS]
本文:
CiNii
|
|
