Search Results 1-20 of 38

  • 1 / 2
  • Design Automation and Optimal Architecture of NLoC  [in Japanese]

    梅田 悠人 , 山下 茂

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 118(334), 1-6, 2018-12-05

  • Analysis of the Cost and Energy Efficiency of Future Hybrid and Heterogeneous Optical Networks

    BALASIS Filippos , XU Sugang , TANAKA Yoshiaki

    … In this paper, we provide an integer linear programming (ILP) formulation that minimizes the cost and power consumption of such hybrid architecture and then a comparison is made with a pure OFDM-based elastic optical network (EON) and a mixed line rate (MLR) WDM optical network in order to evaluate their cost and energy efficiency.</p> …

    IEICE Transactions on Communications E101.B(5), 1222-1232, 2018

    J-STAGE 

  • An ILP Formulation for Maximum Length Interval Graph Decomposition Problem  [in Japanese]

    井上 恵介

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(370), 107-110, 2017-12-21

  • An ILP Formulation for Maximum Length Interval Graph Decomposition Problem  [in Japanese]

    井上 恵介

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(369), 107-110, 2017-12-21

  • Communication Aware Compiler for Mesh-Structured Reconfigurable Processors on Single/Multi Chip

    Yi Lu , Qinhao Wang , Amir Masoud Gharehbaghi , Masahiro Fujita

    IEICE Proceeding Series (61), 605-608, 2016

    DOI 

  • Examining the Cost Efficiency of Future Heterogeneous Optical Networks

    Filippos Balasis , Sugang Xu , Yoshiaki Tanaka

    IEICE Proceeding Series (24), B2-2, 2016

    DOI 

  • Optimum Route Design in 1+1 Protection with Network Coding for Instantaneous Recovery

    MUKTADIR Abu Hena Al , OKI Eiji

    … It was reported that the network coding (NC) technique reduces resource utilization in 1+1 protection, and in order to determine an optimum NC aware set of routes that minimizes the required network resources for 1+1 protection, an Integer Quadratic Programming (IQP) formulation has already been addressed. …

    IEICE Transactions on Communications E97.B(1), 87-104, 2014

    J-STAGE 

  • Network Simplex Method Based Multiple Voltage Scheduling in Power-Efficient High-Level Synthesis

    Hao Cong , Chen Song , Yoshimura Takeshi

    … Without the resource concern, we propose an Integer Linear Programming (ILP) formulation and further relax it to a piecewise Linear Programming (LP) problem, which is optimally solved using the efficient piecewise-linear extended network simplex method (PLNSM). … The experimental results showed 80X+ speedup compared to the general LP formulation. …

    Technical report of IEICE. VLD 112(451), 93-98, 2013-03-04

  • An Exact Approach for GPC-Based Compressor Tree Synthesis

    MATSUNAGA Taeko , KIMURA Shinji , MATSUNAGA Yusuke

    … Based on the observation that characteristics such as the area, power, and delay correlate roughly to the total number and the maximum level of GPCs, the target problem can be regarded as a minimization problem for the total number of GPCs and the maximum levels of the GPCs, for which an ILP-based approach is proposed. …

    IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences E96.A(12), 2553-2560, 2013

    J-STAGE 

  • An ILP Formulation of Placement and Routing for PLDs  [in Japanese]

    NISHIYAMA hiroki , INAGI Masato , WAKABAYASHI Shin'ichi , NAGAYAMA Shinobu

    本稿ではプログラマブル論理デバイスを対象としたテクノロジマッピングおよび配置配線問題を整数計画問題として定式化し,整数計画ソルバを用いて厳密解を導出する手法を検討する.FPGAなどのプログラマブル論理デバイスへの回路マッピングに必要な,テクノロジマッピング,配置設計および配線設計には,一般的にそれぞれ発見的手法が用いられ,様々な手法が研究されている.これらの発見的手法は実用時間内に高品質な解を得る …

    IEICE technical report. Dependable computing 112(321), 93-98, 2012-11-19

    References (9)

  • An ILP Formulation of Placement and Routing for PLDs  [in Japanese]

    NISHIYAMA hiroki , INAGI Masato , WAKABAYASHI Shin'ichi , NAGAYAMA Shinobu

    本稿ではプログラマブル論理デバイスを対象としたテクノロジマッピングおよび配置配線問題を整数計画問題として定式化し,整数計画ソルバを用いて厳密解を導出する手法を検討する.FPGAなどのプログラマブル論理デバイスへの回路マッピングに必要な,テクノロジマッピング,配置設計および配線設計には,一般的にそれぞれ発見的手法が用いられ,様々な手法が研究されている.これらの発見的手法は実用時間内に高品質な解を得る …

    Technical report of IEICE. VLD 112(320), 93-98, 2012-11-19

    References (9)

  • Automatic Multi-Stage Clock Gating Optimization Using ILP Formulation

    MAN Xin , HORIYAMA Takashi , KIMURA Shinji

    … In this paper, we propose an automatic multi-stage clock gating algorithm with ILP (Integer Linear Programming) formulation, including clock gating control candidate extraction, constraints construction and optimum control signal selection. …

    IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences 95(8), 1347-1358, 2012-08-01

    J-STAGE  References (11)

  • D-1-8 ILP Formulation for p-Path Design on WDM Networks  [in Japanese]

    Hatori Shohei , Yamada Yoshinori

    Proceedings of the IEICE General Conference 2012年_情報・システム(1), 8, 2012-03-06

  • An ILP Formulation of Abductive Inference for Discourse Interpretation

    Naoya Inoue , Kentaro Inui

    Abduction is inference to the best hypothesis to explain observations. Hobbs et al.6) demonstrate that abduction gives a reasonable formalization of the process of discourse understanding, and several …

    研究報告自然言語処理(NL) 2011-NL-203(3), 1-13, 2011-09-09

  • Delay Variation-Aware Datapath Synthesis for Improved Performance and Tunability  [in Japanese]

    DANG Yu , KANEKO Mineo

    … これと併せて、遅延値のばらつきを考えずに、スキューを考慮してクロック周期を最小化する資源割当を得る手法二、手法一と手法二を組み合わせた手法三をILP定式化し、それぞれの手法で得られる合成結果に対して、スキュー調整成功確率を評価し、各割当手法を比較評価する。 …

    IEICE technical report 110(432), 99-104, 2011-02-23

    References (5)

  • Hierarchical Optical Path Network Design with Wavelength/Waveband Conversion based on Two-Stage ILP Formulation  [in Japanese]

    NAKANO Kazuteru , YAMADA Yoshiyuki , HASEGAWA Hiroshi , SATO Ken-ichi

    本稿では波長群パスを導入した多階層光パスネットワークにおいて,波長変換・波長群変換の双方もしくは波長変換のみを考慮しながら準最適なコスト下限値を示す設計法を提案する.提案手法では,多階層光パスネットワークの設計問題を二段階の整数線形計画問題に分割することにより,計算時間の短縮を図っている.波長変換のみを考慮した提案手法により設計されたネットワークでは,変換を考慮しない設計法[柳生他'08]により設 …

    IEICE technical report 110(431), 41-44, 2011-02-21

    IR  References (19)

  • ILP Approach to Extended Ordered Coloring for Skew Adjustability-Aware Resource Binding

    KANEKO Mineo

    製造時遅延バラツキに対処するためのスキュー調整機能を持つデータパス回路に関して、タイミング・スキュー調整成功確率の観点からの一高位合成手法(資源割り当て手法)を提案する。タイミング・スキュー調整成功確率の最大化は遅延ばらつきを考慮したスキュー制約グラフ(辺重みが統計的にばらつく有向グラフ)が正サイクルを持つ確率を最小化する問題となるが、これを正値になり易い辺のみから成るサイクルを最小化する問題に置 …

    IEICE technical report 110(316), 131-136, 2010-11-22

    References (14)

  • ILP Approach to Extended Ordered Coloring for Skew Adjustability-Aware Resource Binding

    KANEKO Mineo

    製造時遅延バラツキに対処するためのスキュー調整機能を持つデータパス回路に関して、タイミング・スキュー調整成功確率の観点からの一高位合成手法(資源割り当て手法)を提案する。タイミング・スキュー調整成功確率の最大化は遅延ばらつきを考慮したスキュー制約グラフ(辺重みが統計的にばらつく有向グラフ)が正サイクルを持つ確率を最小化する問題となるが、これを正値になり易い辺のみから成るサイクルを最小化する問題に置 …

    IEICE technical report 110(317), 131-136, 2010-11-22

    References (14)

  • ILP Formulation of Graph Embedding and Its Application to LSI Routing  [in Japanese]

    INOUE Keisuke , KANEKO Mineo

    本稿はグラフ埋め込み問題に対する整数計画を提案している.提案手法を用いることにより,任意のゲストグラフとホストグラフに対して,与えられた制約を満たす最適なグラフ埋め込みが求められる.また,複数の評価関数の下で設計点を探索しながら所望のグラフ埋め込みを求める設計方式を提供することができる.いくつかのグラフに対して提案手法を適用した結果についての報告と共に,この整数計画の応用として集積回路(Large …

    IEICE technical report 109(300), 65-70, 2009-11-20

    References (12) Cited by (3)

  • ILP Formulation of Graph Embedding and Its Application to LSI Routing  [in Japanese]

    INOUE Keisuke , KANEKO Mineo

    本稿はグラフ埋め込み問題に対する整数計画を提案している.提案手法を用いることにより,任意のゲストグラフとホストグラフに対して,与えられた制約を満たす最適なグラフ埋め込みが求められる.また,複数の評価関数の下で設計点を探索しながら所望のグラフ埋め込みを求める設計方式を提供することができる.いくつかのグラフに対して提案手法を適用した結果についての報告と共に,この整数計画の応用として集積回路(Large …

    IEICE technical report 109(301), 65-70, 2009-11-09

    References (12) Cited by (1)

  • 1 / 2
Page Top