検索結果 522件中 1-20 を表示

  • Open-circuit-voltage characterization system design for studies of phase-transition mechanism and deterioration in Mn-type Li-ion batteries

    Somakettarin Natthawuth , Sugihara Hideharu , Funaki Tsuyoshi

    … This paper developed an open-circuit-voltage (OCV) characterization system implemented with sequential-control algorithms to study the OCV characteristics in Mn-type Li-ion batteries and their electrode properties regarding the phase-transition mechanisms. …

    IEICE Electronics Express 14(15), 20170690-20170690, 2017

    J-STAGE

  • Open-circuit-voltage characterization system design for studies of phase-transition mechanism and deterioration in Mn-type Li-ion batteries

    Somakettarin Natthawuth , Sugihara Hideharu , Funaki Tsuyoshi

    … This paper developed an open-circuit-voltage (OCV) characterization system implemented with sequential-control algorithms to study the OCV characteristics in Mn-type Li-ion batteries and their electrode properties regarding the phase-transition mechanisms. …

    IEICE Electronics Express, 2017

    J-STAGE

  • A Thin, Compact and Maintenance-Free Beacon Transmitter Operating from a 44-lux Photovoltaic Film Harvester

    NAKAMOTO Hiroyuki , GAO Hong , MURAMATSU Atsushi

    … The beacon is formed of a power-control circuit (PCC) that can monitor small amounts of power from the harvester and properly control mode switching at low-power consumption. … The PV area required for the operation can be 1.7 times smaller than that of conventional beacons, thanks to the current saving with appropriate sequential control of the PCC. …

    IEICE Transactions on Electronics E100.C(6), 584-591, 2017

    J-STAGE

  • Reliability evaluation of logic circuits based on transient faults propagation metrics

    Cai Shuo , Yu Fei , Wang Weizheng , Liu Tieqiao , Liu Peng , Wang Wei

    … In this approach, TFPMs of each nodes are calculated through reverse topological traversal of the target circuit by Boolean operations in parallel. … Using these faults propagation features, the reliability of combinational circuits and full scan sequential circuits are evaluated efficiently. …

    IEICE Electronics Express 14(7), 20170128-20170128, 2017

    J-STAGE

  • Reliability evaluation of logic circuits based on transient faults propagation metrics

    Cai Shuo , Yu Fei , Wang Weizheng , Liu Tieqiao , Liu Peng , Wang Wei

    … In this approach, TFPMs of each nodes are calculated through reverse topological traversal of the target circuit by Boolean operations in parallel. … Using these faults propagation features, the reliability of combinational circuits and full scan sequential circuits are evaluated efficiently. …

    IEICE Electronics Express, 2017

    J-STAGE

  • Implementation of Boltzmann Machine by Asynchronous Network of Cellular Automaton-based Neurons (非線形問題)

    松原 崇 , 上原 邦昭

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 115(515), 7-10, 2016-03-24

  • 回路に関する付加情報を用いた検証の高速化とビット幅推定の正確さ向上に関する研究(2)(学内特別研究)

    中村 一博 , Kazuhiro Nakamura

    … This report presents an improvement of bit-width estimation accuracy of control-path of sequential logic circuit with supplemental information on the circuit. …

    日本工業大学研究報告 = Report of researches, Nippon Institute of Technology 45(4), 50-51, 2016-02

    機関リポジトリ

  • 遮断器用油圧操作装置の動作時間安定に関する研究(高速油圧操作装置を2台用いた同期/順次駆動方式の検討)

    山下 透 , 平野 良樹 , 中嶋 敦哉 , 杉山 勉 , 吉積 敏昭

    … Two driving systems in which a circuit breaker is driven synchronously and sequentially by two devices which are connected with relatively long hydraulic pipes were investigated. … The sequential driving system which uses dashpot pressure gives us stable delay time under the change of conditions and makes it possible to adjust the range of delay time by using hydraulic volume and restrictor. …

    日本機械学会論文集 82(838), 15-00539-15-00539, 2016

    J-STAGE

  • 遮断器用油圧操作装置の動作時間安定に関する研究(高速油圧操作装置を2台用いた同期/順次駆動方式の検討)

    山下 透 , 平野 良樹 , 中嶋 敦哉 , 杉山 勉 , 吉積 敏昭

    … Two driving systems in which a circuit breaker is driven synchronously and sequentially by two devices which are connected with relatively long hydraulic pipes were investigated. … The sequential driving system which uses dashpot pressure gives us stable delay time under the change of conditions and makes it possible to adjust the range of delay time by using hydraulic volume and restrictor. …

    日本機械学会論文集 advpub(0), 2016

    J-STAGE

  • High-Throughput Rapid Single-Flux-Quantum Circuit Implementations for Exponential and Logarithm Computation Using the Radix-2 Signed-Digit Representation

    TANAKA Masamitsu , TAKAGI Kazuyoshi , TAKAGI Naofumi

    … We present circuit implementations for computing exponentials and logarithms suitable for rapid single-flux-quantum (RSFQ) logic. … We propose hardware algorithms based on the sequential table-lookup (STL) method using the radix-2 signed-digit representation that achieve high-throughput, digit-serial calculations. … The circuit size for calculating significand parts is estimated to be approximately 5-10 times larger than that of a bit-serial floating-point adder or multiplier. …

    IEICE Transactions on Electronics E99.C(6), 703-709, 2016

    J-STAGE

  • A design of integrated CMOS-MEMS infrared emitter arrays

    Zhengxi Cheng , Toshiyoshi Hiroshi

    … In most CMOS-MEMS similar devices, on the other hand, polysilicon heating resistors were released by bulk silicon etching, which urges the IR emitter to be integrated in a coplanar CMOS circuit with a larger footprint. … Thermal properties and radiation properties of the emitters under vacuum condition are calculated in a 2-step sequential simulation. … Read-in circuit is also designed and integrated within each of 8 × 8 emitter array elements. …

    IEICE Electronics Express 13(7), 20160009-20160009, 2016

    J-STAGE

  • A design of integrated CMOS-MEMS infrared emitter arrays

    Zhengxi Cheng , Toshiyoshi Hiroshi

    … In most CMOS-MEMS similar devices, on the other hand, polysilicon heating resistors were released by bulk silicon etching, which urges the IR emitter to be integrated in a coplanar CMOS circuit with a larger footprint. … Thermal properties and radiation properties of the emitters under vacuum condition are calculated in a 2-step sequential simulation. … Read-in circuit is also designed and integrated within each of 8×8 emitter array elements. …

    IEICE Electronics Express advpub(0), 2016

    J-STAGE

  • A verification method for single-flux-quantum circuits using delay-based time frame model

    Kawaguchi Takahiro , Takagi Kazuyoshi , Takagi Naofumi

    … In functional verification, the circuit behavior is abstracted in a form similar to a synchronous sequential circuit using the order of pulse arrival times, and then the behavior is verified using formal verification tools. …

    IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences E98A(12), 2556-2564, 2015-12-01

    機関リポジトリ DOI

  • 論理回路教育支援ツールの試作 (教育工学)

    石畑 宏明

    論理回路の講義で使用できる教材を試作した.学生はWebブラウザから,論理式・真理値表・カルノー図・論理回路図・状態遷移表・状態遷移図・回路図・タイムチャートを操作しながら理解を深める.論理シミュレータと組み合わせることにより,組み合わせ回路や順序回路は,ブラウザからその動作を確認できる.さらに,自動生成した演習問題への回答を自動採点する機能を実装した.

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 114(513), 65-69, 2015-03-14

  • ゲートレベルパイプライン型自己同期回路における順序回路の最適化 (VLSI設計技術)

    伊東 敦 , 池田 誠

    微細化に伴いロバスト性の高い回路が求められており,我々の提案するDualパイプライン型自己同期回路はそれを解決しうると考えているが,デジタル回路設計に必要不可欠な自動設計の手法が確立されていない.自己同期回路の設計では順序回路を設計する際にループがある箇所の最適化を適切に行わなくてはならない.自己同期回路にループがある場合にどのような動作をするかを調べ,スループットを最適化する設計フローを作成し, …

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 114(476), 135-140, 2015-03-02

  • GP-GPUを用いた高速並列論理シミュレータ (リコンフィギャラブルシステム)

    橋口 拓哉 , 青野 寛之 , 豊永 昌彦 [他] , 村岡 道明

    本論文は,GPGPUを使った高速論理シミュレーションの高速化手法について述べる.本シミュレーション高速化手法の構成は,論理素子をGP-GPUスレッドを割り付ける並列論理シミュレーション法を基本アルゴリズムとし,GPU内部メモリァクセス高速法,条件分岐削減法およびSM演算時間平坦法である.商用論理シミュレータと本シミュレータのプロトタイプの比較実験の結果,7.5万ゲートの組合せ回路で29倍,および, …

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 114(428), 61-66, 2015-01-29

  • マルチコアを用いた高速並列論理シミュレーション手法 (リコンフィギャラブルシステム)

    竹内 勇矢 , 豊永 昌彦 , 村岡 道明

    本研究では,マルチコアプロセッサを使用した並列論理シミュレーションアルゴリズムを提案し,高速な並列シミュレータを開発した.本並列アルゴリズムは,論理回路をファンアウトコーンを用いた並列な回路に変換し,これらをマルチコアプロセッサにより並列処理を行なう.並列シミュレーションアルゴリズムの性能見積りを行なったところ,商用シミュレータと比較して,組み合わせ回路では24倍,順序回路では27倍以上の高速化率 …

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 114(428), 49-54, 2015-01-29

  • マルチコアを用いた高速並列論理シミュレーション手法 (コンピュータシステム)

    竹内 勇矢 , 豊永 昌彦 , 村岡 道明

    本研究では,マルチコアプロセッサを使用した並列論理シミュレーションアルゴリズムを提案し,高速な並列シミュレータを開発した.本並列アルゴリズムは,論理回路をファンアウトコーンを用いた並列な回路に変換し,これらをマルチコアプロセッサにより並列処理を行なう.並列シミュレーションアルゴリズムの性能見積りを行なったところ,商用シミュレータと比較して,組み合わせ回路では24倍,順序回路では27倍以上の高速化率 …

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 114(427), 49-54, 2015-01-29

  • GP-GPUを用いた高速並列論理シミュレータ (VLSI設計技術)

    橋口 拓哉 , 青野 寛之 , 豊永 昌彦 [他] , 村岡 道明

    本論文は,GPGPUを使った高速論理シミュレーションの高速化手法について述べる.本シミュレーション高速化手法の構成は,論理素子をGP-GPUスレッドを割り付ける並列論理シミュレーション法を基本アルゴリズムとし,GPU内部メモリァクセス高速法,条件分岐削減法およびSM演算時間平坦法である.商用論理シミュレータと本シミュレータのプロトタイプの比較実験の結果,7.5万ゲートの組合せ回路で29倍,および, …

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 114(426), 61-66, 2015-01-29

  • マルチコアを用いた高速並列論理シミュレーション手法 (VLSI設計技術)

    竹内 勇矢 , 豊永 昌彦 , 村岡 道明

    本研究では,マルチコアプロセッサを使用した並列論理シミュレーションアルゴリズムを提案し,高速な並列シミュレータを開発した.本並列アルゴリズムは,論理回路をファンアウトコーンを用いた並列な回路に変換し,これらをマルチコアプロセッサにより並列処理を行なう.並列シミュレーションアルゴリズムの性能見積りを行なったところ,商用シミュレータと比較して,組み合わせ回路では24倍,順序回路では27倍以上の高速化率 …

    電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 114(426), 49-54, 2015-01-29

ページトップへ