COC構造における20μmピッチ超音波フリップチップ接合技術に関する基礎検証 Feasibilities on Ultrasonic Flip-Chip Bonding in 20 μm-pitch for COC Structure

この論文にアクセスする

この論文をさがす

著者

    • 冨田 至洋 TOMITA Yoshihiro
    • 技術研究組合超先端電子技術開発機構電子SI技術研究部筑波研究センター Tsukuba Research Center, Electronic System Integration Technology Research Department, Association of Super-Advanced Electronics Technologies (ASET)
    • 梶原 良一 KAJIWARA Ryoichi
    • 技術研究組合超先端電子技術開発機構電子SI技術研究部筑波研究センター Tsukuba Research Center, Electronic System Integration Technology Research Department, Association of Super-Advanced Electronics Technologies (ASET)
    • 森藤 忠洋 [他] MORIFUJI Tadahiro
    • 技術研究組合超先端電子技術開発機構電子SI技術研究部筑波研究センター Tsukuba Research Center, Electronic System Integration Technology Research Department, Association of Super-Advanced Electronics Technologies (ASET)
    • 高橋 健司 TAKAHASHI Kenji
    • 技術研究組合超先端電子技術開発機構電子SI技術研究部筑波研究センター Tsukuba Research Center, Electronic System Integration Technology Research Department, Association of Super-Advanced Electronics Technologies (ASET)
    • 盆子原 學 BONKOHARA Manabu
    • 技術研究組合超先端電子技術開発機構電子SI技術研究部筑波研究センター Tsukuba Research Center, Electronic System Integration Technology Research Department, Association of Super-Advanced Electronics Technologies (ASET)

抄録

3次元積層LSIにおいては,Siチップを貫通する20μmピッチのCu貫通電極間を,微細バンプにより高精度にフリップチップ接合する技術が適用される。一般に超音波接合技術は低温,低荷重接合に適した接合プロセスとして知られている。本報では微細電解めっきAuバンプを用い,チップオンチップ(COC)構造における20μmピッチ低温接合について基礎検証を行った。まずスパッタAu皮膜上の基本的な接合性を評価し,超音波の印加とAu表面の清浄化が接合性に大きく影響することがわかった。次に無電解Ni/Au皮膜上の接合性を評価し,プルテストによる接合強度の評価結果から接合強度が得られることを確認した。さらに20μmピッチで形成した微細電解めっきAuバンプと無電解Ni/Auバンプを用い,接合断面の解析により,超音波フリップチップによる微細接合の可能性を見出した。上記の基礎評価から得られた結果は,高密度,高機能な3次元実装の実現に向け適用していく。今後の課題は最適な接合プロセスの選定と微細超音波接合における信頼性の確立である。

The high-precision flip-chip bonding technologies in 20 μm pitch are applied to connect the copper plugs through the Si devices with the micro bumps formed on the each copper plug for 3D LSI. Generally, it is said that the ultrasonic flip-chip bonding (UFB) technologies are preferable bonding process as the interconnections at low profile and low temperature. In this paper, the possibilities of hyperfine interconnections utilizing electroplated Au bumps in 20μm-pitch are discussed on the chip on chip (COC) structure as feasibilities. First, the basic bondabilities on the sputtered Au film were evaluated. The effect of the ultrasonic and the sputter cleaning of the bump surface were confirmed. Secondly, the possibilities of the micro-joints were confirmed on the electroless nickel and the gold (Ni/Au) plated film as the result of the evaluation on the tensile strength. At last, the possibilities of the interconnections utilizing UFB in 20 μm-pitch between the electroplated gold bumps and the electroless Ni/Au plated bumps were found out at the cross-section. The ail achievement of the basic studies on the packaging process will realize the 3D LSI in the near future, which is proud of the scalabilities and the higher-performance. The subjects are the selection of the optimized process conditions and the establishment of the micro-joint reliabilities utilizing UFB process.

収録刊行物

  • エレクトロニクス実装学会誌

    エレクトロニクス実装学会誌 6(1), 48-55, 2003-01-01

    社団法人エレクトロニクス実装学会

参考文献:  9件中 1-9件 を表示

各種コード

  • NII論文ID(NAID)
    10013958324
  • NII書誌ID(NCID)
    AA11231565
  • 本文言語コード
    ENG
  • 資料種別
    ART
  • ISSN
    13439677
  • NDL 記事登録ID
    6423445
  • NDL 雑誌分類
    ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
  • NDL 請求記号
    Z74-B258
  • データ提供元
    CJP書誌  NDL  NII-ELS 
ページトップへ