Architecture of a multi-context FPGA using a hybrid multiple-valued/binary context switching signal

• NAKATANI, Yoshihiro

• HARIYAMA, Masanori

• KAMEYAMA, Michitaka

Bibliographic Information

Other Title

• タチ 2チ ハイブリッド コンテクストスイッチング シンゴウ オ モチイタ マルチコンテクスト FPGA ノ アーキテクチャ

Abstract

application/pdf

学術論文 (Article)

科研費報告書収録論文(課題番号:17300009/研究代表者:亀山充隆/システムインテグレーション理論に基づく高安全知能自動車用VLSIの最適設計)

494267 bytes

Journal

• 20th International Parallel and Distributed Processing Symposium, 2006. IPDPS 2006

  20th International Parallel and Distributed Processing Symposium, 2006. IPDPS 2006 30 (8), 1-4, 2006

  Institute of Electrical and Electronics Engineers

Keywords

• ダイナミックリコンフィグアラブルゲートアレイ
• 多値論理
• Dynamic Reconfigurable Gate Array
• Multiple-valued logic

Details

• CRID: 1050001202763856256
• NII Article ID: 10017255603
• NII Book ID: AN1059086X
• ISSN: 13426893
• HANDLE: 10097/40024
• NDL BIB ID: 7830842
• Web Site: https://tohoku.repo.nii.ac.jp/records/66839
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I7830842
• Text Lang: en
• Article Type: journal article
• Data Source:
  • IRDB
  • NDL
  • CiNii Articles
  • KAKEN