Zigzag Power-gating, Dual-V_<TH>/V_<DD>およびMicro-V_<DD>-hoppingを用いた低リーク電力FPGAの設計(デジタル・情報家電, 放送用, ゲーム機用システムLSI, 及び一般)  [in Japanese] Low Leakage-power FPGA Design using Zigzag Power-gating, Dual V_<TH>/V_<DD> and Micro-V_<DD>-Hopping  [in Japanese]

Search this Article

Author(s)

Abstract

本研究はリーク電力の支配的な世代でFPGAの低消費電力を行なっている。FPGAをブロックに分けて必要な速度に応じ、各ブロックの電圧と周波数を変えて消費電力を減らす。この方法をmicro-V_<DD>-hoppingと呼ぶ。ブロック電圧を変えることでダイナミック電力だけでなく、リーク電力も減る。提案したFPGAでは低振幅配線を用いる。V_<DDL>を使うことで配線がシンプルになり、配線容量が小さくなって消費電力を抑えることができる。Micro-V_<DD>-hoppingではレベル・シフタが必要であるが従来のレベル・シフタはpull-downトランジスタとpull-upトランジスタのケンカが強いため遅延と消費電力は大きい。ケンカが小さいレベル・シフタを提案した。スニーク・リーク電流のないZigzagパワー・ゲティングを適用することでFPGAのリーク電力を2桁削減できた。

Low-power FPGA architecture is proposed based on fine-grained V_<DD> control scheme called micro-V_<DD>-hopping. Four Configurable Logic Blocks (CLB) are grouped into one block where V_<DD> is shared. In the micro-V_<DD>-hopping scheme, V_<DD> of each block is varied between the higher V_<DD> (V_<DDH>) and the lower V_<DD> (V_<DDL>) spatially and temporally to achieve lower power without performance degraded. A level shifter that has less contention is proposed. The FPGA also incorporates Zigzag power-gating scheme, special care has been taken to cope with sneak leakage path problem. To reduce power dissipated by interconnect, low swing interconnect is adopted. The proposed FPGA is fabricated using 0.35μm CMOS technology together with the conventional fixed-V_<DD> FPGA. Measurement shows that the dynamic power can be reduced by 86% when the required speed is half of the maximum achievable speed. Simulation using 90nm CMOS technology shows that a leakage power reduction of 95% can be achieved, when the proposed method is used. Area overhead of the proposed FPGA is 2%.

Journal

  • Technical report of IEICE. ICD

    Technical report of IEICE. ICD 105(569), 19-24, 2006-01-19

    The Institute of Electronics, Information and Communication Engineers

References:  8

Codes

  • NII Article ID (NAID)
    10017973025
  • NII NACSIS-CAT ID (NCID)
    AN10013276
  • Text Lang
    JPN
  • Article Type
    ART
  • ISSN
    09135685
  • NDL Article ID
    7814025
  • NDL Source Classification
    ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
  • NDL Call No.
    Z16-940
  • Data Source
    CJP  NDL  NII-ELS 
Page Top