ナノワイヤの堆積プロセスと回路応用

• 和保 孝夫

  上智大学理工学部

書誌事項

タイトル別名

• Alignment techniques and circuit applications of nanowires
• ナノワイヤ ノ タイセキ プロセス ト カイロ オウヨウ

抄録

物理的寸法縮小に基づく半導体技術の進展にも陰りがみえはじめた．その限界を打破するため，さまざまな新しい技術をCMOSに組み込む研究が精力的に進められている．本稿ではCMOSとナノワイヤとの組み合わせを目指す新たな取り組み例を紹介する．特に，誘電泳動現象を用いて，InAsナノワイヤを半導体基板上の所望の位置に堆積させる電界支援自己整合プロセスと，その回路応用例を説明する．

収録刊行物

• 応用物理

  応用物理 81 (12), 1015-1019, 2012-12-10

  公益社団法人 応用物理学会

キーワード

• nanowire
• InAs
• CMOS
• inverter
• track-and-hold
• chemical sensor
• dielectrophoresis
• MISFET
• heterogeneous integration

詳細情報

• CRID: 1390282752335709440
• NII論文ID: 10031131312
• NII書誌ID: AN00026679
• DOI: 10.11470/oubutsu.81.12_1015
• ISSN: 21882290
• ISSN: 03698009
• NDL書誌ID: 024153415
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I024153415
• 本文言語コード: ja
• データソース種別:
  • JaLC
  • NDL
  • CiNii Articles
  • KAKEN
• 抄録ライセンスフラグ: 使用不可