SD数演算を用いた2進浮動小数点加算回路の構成

• 細川 純一

• 魏 書剛

書誌事項

タイトル別名

• SDスウ エンザン オ モチイタ 2シン フドウ ショウスウテン カサン カイロ ノ コウセイ

収録刊行物

• 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報

  電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 102 (609), 13-18, 2003-01-29

  東京 : 電子情報通信学会

キーワード

• 浮動小数点数表現
• 端数処理
• VHDL
• Signed-Digit Number
• floating-point number representation
• addition circuit
• rounding

詳細情報

• CRID: 1520290882561703680
• NII論文ID: 110003294105
• NII論文ID: 110002665582
• NII論文ID: 110003178588
• NII書誌ID: AA1123312X
• ISSN: 09135685
• ISSN: 09196072
• NDL書誌ID: 6467868
• NDL書誌ID: 6467463
• NDL書誌ID: 6462724
• Web Site: http://id.ndl.go.jp/bib/6467868
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I6467868
• Web Site: http://id.ndl.go.jp/bib/6467463
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I6467463
• Web Site: http://id.ndl.go.jp/bib/6462724
• Web Site: https://ndlsearch.ndl.go.jp/books/R000000004-I6462724
• 本文言語コード: ja
• NDL 雑誌分類:
  • ZN33(科学技術--電気工学・電気機械工業--電子工学・電気通信)
• データソース種別:
  • NDL
  • CiNii Articles